摘要：通过公式推导,得出了使用硬件方式实现伪随机数生成器所消耗的硬件资源数量与输出位数和所产生随机数周期之间的关系,从理论层面上证明了多输出lfsr结构在硬件资源利用方面存在的优势;通过分析变换矩阵的结构以及反馈系数的特点,给出了提高该类随机数生成器工作速度的方法。在Xilinx Vertex 4FPGA上进行了大量的实验,实验结果验证了理论分析的正确性。

摘要：Hardware implementation of Linear Feedback Shift Register (lfsr) plays a great and very important role in communication systems, and in many security devices. In this paper, a design of lfsr with offset mask has been presented, for Direct Sequence Code Division Multiple Access (DS-CDMA) applications. Integrated electronic components have been used. An accessible model facilitating the synthesis on Printed Circuit Boards (PCB) and implementation on Field Programmable Gate Array (FPGA) is offered. In addition, a temporal and spectral analysis of the circuit is performed in order to validate the design. This latter facilitates the generation of pseudo-random codes based on lfsr and their integration into electronic systems.

摘要：提出了一种基于lfsr与MARCH C+算法的SRAM内建自测试新结构,基于此结构设计了2k×8嵌入式静态存储器(SRAM)的内建自测电路,给出了电路的仿真与综合结果。对比分析了这种新结构与传统结构的特性,指出这种新结构具有可复用性、面积较小、速度较快、故障覆盖率高等优点,是一种实用的、可推广应用的内建自测试结构。

摘要：目的:研究一种级联并反馈的序列密码系统。方法:用 lfsr(Linear Feedback Shift Register)和 FC-SR(Feedback with Carry Shift Register)的周期和复杂度理论,设计并研究一个基于 lfsr 和 FCSR 的序列密码系统。结果:得到了长周期、高线性复杂度的序列密码系统。结论:用 lfsr 和 FCSR 级联并反馈的方法得到的序列密码.具有更长的周期和更高的复杂度,更难以分析,具有较高的安全性。

摘要：利用VHDL二维数组模型定义lfsr的反馈状态查找表并实现了参数化lfsr反馈回路。对当前状态进行全零模式检测和条件异或运算,结合VHDL条件生成语句实现了参数化Bruijn计数器。定义循环模式计算函数来得到任意位数和模式下的lfsr尾状态,通过状态比较实现了任意循环模式下的参数化lfsr模型。软件综合结果表明,在不同的参数实现下,lfsr模型有优秀的时序性能,能够满足实际应用需要。

摘要：线性反馈移位寄存器(lfsr)伪随机序列作为流密码的一种,具有原理清晰、不可预测性强的特点,被广泛应用于各种加解密场合。针对目前基于lfsr的加解密系统只能应用于同步工作模式的局限性,设计了一种可配置的lfsr异步加解密系统,并对其进行了基于FPGA的硬件实现。实验结果显示,其既具备lfsr序列的优秀性能,又可以实现异步加解密,具有一定的实际应用价值。

摘要：随着集成电路深亚微米制造技术和设计技术迅速发展,系统芯片(SOC)作为一种解决方案得到了越来越广泛的应用。SOC的测试中,内建自测试(*** Self-Test,BIST)成为人们研究的热点。文中对SOC的设计特点及其BIST中的混合模式测试进行了探讨。

摘要：运用线性移位寄存器(lfsr)序列模2个不同素数时的周期一般不同这一性质,尝试构造分解另一类RSA模数的方法;指出对于RSA模数n=pq的一个素因子p,当p2+p+1,p3+p2+p+1,…其中之一仅含有小的素因子时,给出的算法能够分解合数n=pq,并给出了一个基于三级lfsr分解合数的实例来说明算法的具体运算步骤。根据该分解算法,在选取RSA模数时,为确保安全性,除避免已知的不安全因素以外,还需要保证n的素因子p满足p2+p+1,p3+p2+p+1,…均包含大的素因子。

摘要：基于一款小数频率合成器的设计要求,采用三阶MASH1-1-1结构设计了一种全数字三阶Σ-Δ调制器,并针对调制器输出的周期性难以消除的问题,在累加器的进位输入端口进行了lfsr加抖。使用MATLAB对三阶Σ-Δ调制器进行了仿真,结果表明,经过MASH1-1-1三阶Σ-Δ调制器整形后的量化噪声被推到频率高端,环路带宽内基本不存在小数分频产生的量化噪声,从而有效地提高了锁相环的性能。

摘要：在通信过程中常使用循环冗余编码(CRC)进行差错控制.CRC校验可以通过软件和硬件两种方法实现,在基于硬件的方法中,可用线性反馈移位寄存器(lfsr)实现CRC的校验计算.以lfsr电路为基础,用FPGA实现了CRC校验码的串行和并行两种算法,利用QuartusⅡ软件设计了串行和并行算法的Verilog HDL代码.Modelsim软件的仿真验证结果表明:基于lfsr设计的CRC串行算法具有实现原理简单,耗时较长的特点;并行算法虽然过程复杂繁琐,但效率高、耗时短.