摘要：通过对SHA-3算法和查找表(Look-Up-Table,lut)方法的研究,提出一种高速低硬件开销SHA-3算法设计方案。首先,该方案利用状态机实现SHA-3算法核心置换函数的轮运算,并结合lut方法处理每轮运算的数据交换和数据存储;然后,采用硬件模块并行处理和存储单元共用的方式,提高SHA-3算法的速度、降低硬件开销。最后,在SMIC 65nm CMOS工艺下设计SHA-3算法,DC综合后电路面积为65 833μm^2,在1.2V电压下最高工作频率可达到150MHz,功耗为2.5mW。

摘要：随着科学技术尤其是半导体工艺与通信技术的快速发展,FPGA技术日趋成熟,采用FPGA的设计愈加广泛.随着系统设计的复杂化,其FPGA的验证在整个开发周期中占据的比重越来越大.针对以上背景,本文采用系统功能验证中常用的自动测试模式生成(ATPG)算法为基本框架的ATALANTA开源软件,研究基于FPGA的基本查找表(lut)结构的ATPG验证技术,提出了一种基于lut的ATPG验证算法和这种算法在ATALANTA软件中的实现方法,实验结果表明了这种方法的可行性.

摘要：描述了一种基于FPGA利用VHDL实现的反正弦函数计的优化算法。在数字信号处理领域,高速高精度的反正弦函数发生器有着广泛的应用。讨论了CORDIC算法和直接lut查找表法缺点,提出一种新的优化lut查找表算法。该算法能够在FPGA中实现,并且经软件仿真和硬件验证,达到了设计要求。