摘要：lvds接口电路是高速数据转换芯片重要模块之一,通常采用的lvds接口电路设计方法存在着设计成果不能重复利用的弊端.而且目前已经提出的接口电路结构也不方便电路的可重配置.为了更好地在不同系统中重复利用已经设计好的单元,提出一种通用的且大部分参数可调节的lvds接口电路.接收电路和驱动电路的设计和仿真都是基于TSMC的0.25μmCOMS工艺库,且能封装成模拟IP模块以便于在各种大型电路系统(如:DAC、ADC)的设计过程的直接调用.仿真结果表明该电路能够工作在500MHz时钟频率下而且满足IEEE1596.3接口标准.

摘要：本文从FPGA间高速并行数据传输的需求出发,设计了一种基于lvds接口的高速并行数据传输系统。该系统利用FPGA内部的SelectIO资源,通过lvds接口进行数据的传输,大大降低了系统互联的复杂度和实现成本。通过仿真和测试,验证了设计的有效性。

摘要：当共模信号较难处理或对系统有负面影响的时候,需要进行信号调理.部分系统的设计会将模拟变换器输出的单端信号转为全差分信号,然后将这些信号传送到差分输入ADC.这种设计的优点是,大部分混入差分线路的噪声会同时出现在两条线路上(假设差分线路都是按差分方式平衡布局).

摘要：S3C2440A为三星公司推出的基于ARM9内核的嵌入式处理器，功耗低、价格便宜、性价比高，广泛应用于便携式、手持式等测试仪器和设备中，可以直接外接TTL电平接口的显示器。随着显示技术的快速发展，半导体技术的日新月异，TTL接口的显示器已经不能满足新的应用，其诸多缺点日益明显，存在着传输距离不够远，数据线多，连接可靠性差等缺点。

摘要：此存储器设计是基于已有SRAM基础上增加外围lvds接口和一些数据处理电路而改进的一种新型存储器。它应用一些有lvds接口的高速AD上,可直接接收AD过来的数据,写入到存储器中,然后通过lvds接口进行读操作。此存储器的时钟为500MHz,存储容量为4Mbits,支持数据单沿采样和双沿采样,采用QFN88封装,面积2.5mm*3mm。

摘要：安森美半导体（ON Semiconductor）扩充PureEdge高精度晶体振荡器（XO）时钟模块系列，新的高精度器件提供百万分之±50（即±50ppm）的总频率稳定度，符合下一代低压差分信令（lvds）及低压正射极耦合逻辑（LVPECL）设计的时钟产生要求。

摘要：针对目前多数基于SFP光纤接口的高速传感器存储测试设备无法与频谱分析仪直接通信的现状,设计了一种基于FPGA的lvds-光纤接口转换器。通过FPGA编程实现lvds接口数据包和光纤接口数据包编码转换,利用DDR3对数据进行乒乓操作达到高速缓存目的,实现了频谱分析仪与高速存储测试设备间双工通信。经长时间实际测试没有出现误码,表明该转换器设计合理高效。

摘要：针对高速长线数据传输中可靠性低的问题,提出了一种均衡可靠性和高速传输的设计.设计中以lvds作为传输高速接口,FPGA作为逻辑控制芯片,在硬件电路上加入均衡电路和软件程序上采用正反差错编码方式两方面提高传输可靠性.对总体设计方案和各电路模块进行了详细介绍和分析,以及对程序的实现进行了描述.最后给出了设计的试验结果,验证了本设计的传输可靠性.

摘要：针对数据存储系统数据写入速率较低、不能与遥测系统的数据传输速率相匹配及数据回收读数存在回收速率慢、传输距离不足等问题,提出了采用lvds接口及NAND FLASH的高速存储系统设计方案。系统以FPGA作为控制核心,采用双平面交替编程、流水线式操作方式提高数据写入速率;采用lvds高速数据接口替代传统的并行数据回收读数接口,并配合数据均衡器及驱动器解决回收读数速率低及传输距离不足的问题;对命令识别方式及数据写入时序控制进行了优化设计。经试验验证,优化后的数据存储系统写入速率可以达到60 MB/s,可以满足数据实时高速存储的要求,数据回收方便,性能稳定、可靠。