摘要：详细介绍了在Actel公司libero集成开发环境下,利用各种集成的工具和EDA软件进行FPGA设计的过程和方法。通过具体实例,介绍了通过混合使用VHDL硬件编程语言、SmartDesign、IP核等多种设计手段实现一个双端口RAM的方法,并给出相应的仿真效果。

摘要：美高森美发布libero系统级芯片（SoC）软件的v11．8最新版本。这是一款综合性可编程逻辑器件（FPGA）设计工具，具有混合语言仿真等重要性能改进，还有同级最佳调试功能，以及一个全新网表视图。除此以外，美高森美还提供免费的License，让用户评估美高森美基于Flash的FPGA和SoCFPGA器件。

摘要：美高森美公司推出发布libero SoC v10．0（第十版liberoSoC）。这一版libero集成式设计环境（IDE）可为系统单芯片（SoC）设计人员提供多项新功能，包括提升易用性、增加嵌入式设计流程的集成度，以及“按键式”（“pushbutton”）设计功能。

摘要：libero集成设计环境（IDE）8．5版本支持新近推出的nano版本IGL00和ProASIC3现场可编程门陈列（FPGA）。libero IDE 8．5版本还提供对嵌入式数学构件（mathblock）的例示和配置支持，可用于Actel全新的耐辐射RTAX—DSP系列产品。

摘要：近期，Actel公司推出了新版本的libero集成设计环境（IDE），具体功能包括功率驱动布局，它使设计师得以进一步优化设计，并可减少典型设计30％的动态功耗。通过在libero的Smart Power工具中内置功耗分析功能，这个强化的分析环境可让用户在设计的所有功能模式下深入了解其功率应用。此外，便携产品设计师更可通过其电池寿命评估功能，以其FPGA设计的功耗曲线为基础，精确计算出电池寿命。

摘要：Actel公司宣布推出全面的工具套件libero集成设计环境(IDE)6．0版本。全新精简的集成设计环境可与业内最佳的第三方设计工具完美整合，为今日复杂及时间敏感的现场可编程门阵列(FPGA)设计提供无与伦比的灵活性和效率。libero6．

摘要：美高森美公司（Microsemi Corporation）推出11．4版本libero系统级芯片（SoC）综合设计软件，用于开发美高森美最新一代FPGA产品。 美高森美新型libero SoC v11．4用于获奖的Smart-Fusion2 SoC FPGA和IGL002FPGA，改善设计流程运行时间多达35％。