摘要：Turbo码作为信道编码方案,可以获得较高的误比特性能,而交织器的设计是影响Turbo码性能的关键环节。在码的重量分析的基础上,借用稀疏矩阵概念,对S型随机交织器进行改进,提出了一种短帧交织器的设计原则,它可以减少低重量码的数量,从而提高Turbo码的性能。

摘要：提出了一种基于max-log-map算法的更有效减小译码延时的方法,通过并行计算前向状态度量和后向状态度量,将半次迭代译码延时缩短一半,而译码性能没有损失,同时也减小了硬件实现中的时序控制复杂度。仿真表明,该方法有效降低了译码的延时,并且性能没有损失,具有较高的实用价值。

摘要：针对Turbo译码算法的硬件实现进行了研究,在综合分析目前Turbo译码器硬件实现优缺点的基础上,提出了一种基于FPGA的滑动窗硬件实现算法新结构,对存储、时延、硬件消耗等细节做了一系列优化,并在Xilinx的XC3S1500 FPGA上实现。仿真结果表明,该算法结构在降低时延、保证码性能的基础上减少了硬件消耗。