摘要：针对设置有保护频带的mimo-ofdm系统信道估计问题,提出了一种新的最优导频序列设计方案,它要求每根发射天线中的导频序列为等间隔排列,不同天线中的导频序列相互位置正交。当ofdm频带两端设置保护频带时,对比传统的最优导频设计方法,提出的算法所允许存在的最大保护频带宽度更大,因此能够在保证LS信道估计MSE最小的前提下尽可能抑制由于低通滤波器的影响而产生的数据畸变。计算机仿真验证了此算法的有效性。

摘要：本文设计了时变多径衰落条件下mimo-ofdm系统中一种新的信道估计算法。该算法结合递归EM算法和Kalman预测对时变信道进行跟踪。借助软球形译码器(List Sphere Decoder,LSD)产生的搜索列表,递归EM算法序贯遍历搜索列表中可能的符号组合来估计各个子载波上的信道频率响应;基于获得的信道频率响应估计,Kalman预测器利用衰落信道的时域二阶统计特性进一步跟踪信道时变。仿真结果表明:本文设计的算法可以有效跟踪信道时变,性能优于传统的软输入Kalman滤波算法。

摘要：针对mimo-ofdm通信系统状态参数不能随信道干扰噪声适时调整而严重影响通信质量的实际问题,论述了mimo-ofdm通信系统的传输原理与性能参数,研究了混沌粒子群优化算法(CP-SO)及粒子滤波(PF)的性能特点,提出了基于CPSO粒子滤波(CPSO-PF)的自适应mimo-ofdm通信系统模型;设计了基于CPSO-PF的自适应状态优化算法,并结合典型干扰噪声环境对系统误码率进行了仿真。仿真实验结果表明,基于CPSO-PF的自适应状态优化能够有效抑制噪声干扰,显著改善自适应mimo-ofdm通信系统的误码性能。

摘要：介绍了mimo-ofdm的系统模型设计,重点分析了频率选择性衰落信道下的mimo-ofdm信道容量,并通过计算机仿真探讨了信道相关性对其系统容量的影响。

摘要：从mimo-ofdm系统模型出发,首先对理想信道传输矩阵进行奇异值分解,在子信道自适应调制设计中应用信道矩阵特征值把空分复用信道转化为并行子信道,将用于多载波自适应比特分配算法应用于mimo-ofdm系统。然后以实现系统发射功率最小为原则,以降低系统比特分配算法复杂度为目标,提出了一种可变步长的子信道比特分配优化算法。仿真结果表明,这种算法不但可以实现和Campello方法相当的比特分配性能,还可以较大地降低系统的计算复杂度。

摘要：为提高无线信道的传输性能,提出了改进的基于ST技术的mimo-ofdm系统信道估计的训练序列算法。利用训练序列与信息序列的不相关性,估计出信道参数。即使在存在通道失配误差和通道的量化误差的情况下,用有量化的反馈的基于信道估计的训练序列也能改进系统的性能,信道采用10 bit的量化器就能满足一般性能要求。讨论了使用信道互信息最大化的最优导频序列的设计。

摘要：为了使基于空频域导频信道估计的mimo-ofdm系统能实现最优性能,研究了此导频结构所允许的极限保护频带宽度以及最佳初始导频位置。通过设置ofdm的保护频带宽度和调整初始导频位置,避免部分导频信号落入保护频带中。仿真结果表明,当保护频带小于等于极限保护频带宽度时,系统能得到最优性能。

摘要：针对现有的多天线正交频分复用(multiple-input multiple-output orthogonal frequency division multiplexing,mimo-ofdm)系统自适应信道估计算法均未充分利用信道状态信息的时频相关性,导致估计性能不够理想的问题,提出一种自适应调整可变步长参数的信道估计算法。该算法以一维的最小均方误差(least mean square,LMS)自适应信道估计算法为基础,通过充分利用当前的信道矩阵的时频信息,自适应调整最优步长参数,解决了实际估计算法中使用时频二维信息进行估计复杂度高的问题,并获得了较为理想的信道估计精度。仿真结果表明,该算法能有效提高信道估计的精度,且对多普勒频移具有很强的鲁棒性。

摘要：给出了适合mimo-ofdm系统的一种新的信道估计方案,这种方案首先对STBC导频符号进行设计,使其更加符合传输要求,然后再结合迭代LS信道估计算法,以此提高mimo-ofdm系统的信道估计性能。理论分析和计算机仿真表明,这种方法避免了矩阵的求逆运算,大大减少了运算复杂度,并且能很好跟踪信道的变化过程。

摘要：针对WLAN mimo-ofdm系统在吞吐率、功耗、延时及硬件开销方面要求,该文提出了一种二相加比选(ACS)前向回溯基4 Viterbi译码器。利用基4算法分支输出反对称特性,该译码器按网格图状态进行ACS二相处理,既可保证mimo-ofdm系统高吞吐率要求,也能减少近一半ACS运算单元开销。同时译码器采用前向回溯法,在维持功耗低特性基础上,进一步减少译码延时。在WLAN 2×2 MI MO-ofdm系统平台中进行前仿和后仿,测试结果验证了该译码器在1/2、2/3、3/4及5/6码率时的功能和性能,满足系统高吞吐率要求,与全并行ACS单元相比,此二相ACS可节省40%运算资源,与传统回溯算法相比,译码器延时可减小25%。