摘要：提出了一种基于LFSR与march C+算法的SRAM内建自测试新结构,基于此结构设计了2k×8嵌入式静态存储器(SRAM)的内建自测电路,给出了电路的仿真与综合结果。对比分析了这种新结构与传统结构的特性,指出这种新结构具有可复用性、面积较小、速度较快、故障覆盖率高等优点,是一种实用的、可推广应用的内建自测试结构。

摘要：Entering China’s art world can be a daunting task for those without an art degree or a professional network. But as “outsider art,oa category of works by non-establishment artists without formal training, gains attention in international auction houses, Chinese curators, artists, and even mental health workers see new possibilities for self-expression.

摘要：针对某SOC中嵌入的8K SRAM模块,讨论了基于march C-算法的BIST电路的设计。根据SRAM的故障模型和测试算法的故障覆盖率,研究了测试算法的选择、数据背景的产生,并完成了基于march C-算法的BIST电路的设计。实验证明,该算法的BIST实现能大幅提高故障覆盖率。

摘要：为实现SRAM芯片的单粒子翻转故障检测,基于LabVIEW和FPGA设计了一套存储器测试系统:故障监测端基于LabVIEW开发了可视化的测试平台,执行数据的采集、存储及结果分析任务,板卡测试端通过FPGA向参考SRAM和待测SRAM注入基于march C-算法的测试向量,通过NI公司的HSDIO-6548板卡采集2个SRAM的数据,根据其比较结果判定SEU故障是否发生。该系统可以实时监测故障状态及测试进程,并且具有较好的可扩展性。

摘要：基于march CE算法,设计了一种可嵌入式的具有内建自测试功能的电路;在电路和测试方案设计中依据march CE算法中理论公式,并以此为依据叙述了设计过程中的作用机制,给出BIST电路结构原理图和电路设计图,对所设计的电路进行了测试,验证了所设计电路.

摘要：针对SRAM内建自测试(MBIST),介绍几种常用的算法,其中详细介绍march C+算法,在深入理解march C+算法的基础上对其提出改进,以此提高MBIST的故障覆盖率。并且利用自顶向下设计方法,Verilog HDl设计语言、设计工具等设计MBIST电路及仿真验证,证明了本设计的正确性和可行性。

摘要：李翎是一个普通的白领,爱热闹的她对于生日、春节、圣。诞节、情人节、五一节、国庆节、中秋节、万圣节等各种节日一个不拉,就是六一儿童节也要拉着表妹去肯德基。三八妇女节,老板总算给公司全部女同事放半天假,李翎便设计了一条另类线路,不去劳命伤财地血拼、故作高雅地赏画,也不黑天昏地看电影、汗流浃背地运动,避开常去的商业街,游走边缘,情之所纵即可。

摘要：为了增加存储器测试的可控性和可观测性,减少存储器测试的时间和成本开销,在此针对LEON处理器中的32位宽的SRAM进行BIST设计。采用march C+算法,讨论了SRAM的故障模型及BIST的实现。设计的BIST电路可以与系统很好的相连,并且仅增加很少的输入/输出端口。仿真结果证明,BIST的电路的加入在不影响面积开销的同时,能够达到很好的故障覆盖率。

摘要：片上网络(Network-on-Chip,NoC)作为解决片上系统存在的问题而提出的一种解决方案,正受到越来越多的关注,测试技术是NoC设计工作的重要组成部分.该设计针对NoC系统中SRAM存储器模块,研究了SRAM的故障模型,建立了片上网络通信架构的功能模型,复用片上网络作为测试存取路径,设计完成了基于march C+算法的BIST电路设计.该方案采用Verilog语言完成设计,并且在基于FPGA的NoC系统平台上实现了对SRAM的测试.实验结果表明,在面积开销增加较小的情况下,该方法具有较高的故障覆盖率.

摘要：随着信息技术的发展,设计越来越复杂,嵌入式存储器在SoC芯片面积中所占的比例越来越大,由于本身单元密度很高,嵌入式存储器容易造成硅片缺陷,降低了芯片的成品率.针对投影仪梯形校正项目嵌入的存储器模块存在的故障等问题,讨论了基于M arch C+算法的B IST的设计与实现,并对B IST进行改进,完成对存储器故障的检测和定位,整个测试故障覆盖率接近100%、测试时间为35.546 m s.