摘要：为提升各种微处理器与嵌入式系统的通信波特率,文章对传统波特率自适应检测技术加以改进,基于FPGA和Verilog HDL硬件描述语言设计一种可灵活高效配置波特率参数的UART模块。首先改进传统的通过发送固定数据检测波特率的技术,利用特征值匹配法结合查表比对法设计自适应波特率发生器,实现自动高效检测波特率,完成相应参数配置。然后采用modelsim对各模块功能进行系统级仿真。仿真结果表明,该波特率发生器能够自动建立串口通信链路,数据传输稳定可靠,提高了检测效率,减少了系统资源开销。

摘要：分析了FPGA课程教学中,传统的ISE仿真综合软件的不足,提出了将modelsim软件与ISE软件相结合的教学方式,提高学生代码语法检查、模块调试的能力,激发学生学习的积极性,通过modelsim的仿真调试,学生能够更深入地理解与掌握所设计的功能模块,进一步提高解决问题的能力,FPGA是一门具有很强实践性的课程,目前,在我国电子信息类专业中基本都开设了FPGA相关课程。

摘要：分布式算法(DA)具有节约硬件资源的优势,被广泛地应用于FIR滤波器设计中。提出一种改进的分布式算法,通过FPGA实现了一个32抽头的FIR低通滤波器,对modelsim的仿真结果进行了分析,验证了该算法的可行性。结果表明改进的分布式算法比传统分布式算法显著降低了逻辑单元和存储资源的占用。

摘要：介绍了如何利用modelsim提供的FLI(ForeignLanguageInterface)接口对VHDL设计文件进行协同仿真,给出了协同仿真的意义以及协同仿真的程序结构和系统结构。

摘要：由于MATLAB/Simulink本身就是一款优秀的系统建模和算法仿真工具,modelsim是国内最为常用的HDL仿真工具,利用Link for modelsim使modelsim与Simulink协同工作,使得算法设计和验证在同一款软件中完成。避免了不同开发环境下的兼容性问题,极大地简化了设计的复杂度,加快了开发进程。提出利用基于模型的设计方法,可以将算法与硬件实现联合起来,对于算法的开发以及后期硬件实现都会带来极大的方便。详细介绍了modelsim与MATLAB/Simulink联合仿真的接口技术、模型的搭建,以及通过利用16 QAM调制与解调的应用实例来验证系统的正确性。

摘要：HDLC信号链路是国际标准化组织(ISO)制定的高级数据链路的控制规程(High Level Data Link Control,HDLC)。遵循HDLC标准数据链路层规范,采用硬件描述语言Verilog HDL实现了一种基于并行结构的HDLC搜帧解封装电路,并采用System Verilog技术搭建验证平台,随机生成HDLC数据帧来验证设计正确性。使用modelsim软件仿真波形,在仿真过程中,对于净荷区数据长度为10个字节的HDLC数据帧,解码器电路工作完成需要16个时钟周期,兼顾了处理速度和灵活性。使用QuartusII软件综合,在Altera CycloneV器件上,电路使用了8块自适应逻辑模块ALM,24个寄存器,35个引脚。

摘要：介绍了一种基于MATLAB-modelsim-ISE/Quartus的FPGA联合开发设计方法,将MATLAB强大的算法建模、数据产生、数据分析及数据可视化能力与modelsim优秀HDL仿真功能进行有效结合,以加速FPGA开发调试及验证。以Gardner定时同步算法的开发为例进行说明,给出了联合开发设计的详细步骤。用实例说明了这种FPGA联合开发设计的可行性及有效性。

摘要：根据电力设备通信的同步性要求,提出了一种数字锁相环的设计方案。采用VHDL设计语言,运用modelsim仿真软件进行设计,根据波形图深入分析了数字锁相环的工作过程以及变模K值对结果的影响,并在CPLD上实现数字锁相环的实际应用,得到了较为理想的设计指标。

摘要：利用MATLAB和EDA仿真软件modelsim设计了软件无线电课程实验。对CIC滤波器的MATLAB设计和VHDL实现进行了详细的描述。实践表明,设计的实验内容能使学生更好地理解与掌握该课程的基本理论,并提高工程应用的能力。

摘要：为加快数字系统的设计,使用了QuartusⅡ和modelsim两种EDA常用软件进行配合设计。通过N进制计数器的实例设计及仿真,展示了电路设计的整个流程及编程方法,并显示出两种软件的强大功能,在电子设计领域将发挥重要的作用。