摘要：由于分布反馈式(DFB)激光器输出光功率受其激射电流的影响,为了保证其稳定的光功率输出,研制了基于位移式数字PID算法的高稳定性DFB激光器驱动电源。在硬件设计方面,该驱动电源主要由控制器模块、恒流源模块和保护电路模块组成。采用模拟PI深度负反馈环节有效地提高了驱动电流的稳定性。在软件方面,采用位置式数字PID算法,消除了实际驱动电流值与理论值之间的微小差异。利用该驱动电源,对中心波长为1 563.01 nm的DFB激光器做了驱动测试。实验表明,长期稳定性(>220 h)优于4×10-5,中心波长未出现漂移,为其在红外气体检测中提供了优越性能保障。

摘要：报道了用Ⅱ类相位匹配KTP(相位匹配角选为θ=59.9°,Φ=0°)对激光二极管(LD)侧向抽运的Nd:YAG腔内倍频的红光激光器。通过分析大功率抽运Nd:YAG棒热透镜效应的影响,优化设计了三镜折叠腔参数。采用镜片镀膜的方法使Nd:YAG工作在1319nm波长,经腔内倍频获得单一波长659.5nm的红光激光。在抽运电流13A和输出镜曲率半径为200mm时,达到1.2W的红光连续波输出。

摘要：介绍了一台a轴偏振的1339nm Nd:YAP脉冲激光器。通过分析Nd:YAP晶体的能级跃迁和光谱特性,采用偏振片抑制平行于晶体c轴偏振的激光振荡,并通过设计输出耦合镜的透过率抑制晶体a轴偏振的1064nm强线的振荡,成功实现a偏振的1339nm单一谱线脉冲激光输出。当输入电能量达到75J时,激光输出能量为0.31J,电-光转换效率为0.4%,斜率效率为0.52%,激光输出能量不稳定度≤±5%,激光阈值能量为14.5J,输出脉冲激光的中心波长在1339.2nm。

摘要：随着集成电路生产工艺的迅速发展,功耗作为芯片质量的重要衡量标准引起了国内外学者越来越多的重视和研究。当晶体管的特征尺寸减小到纳米级时,其泄露电流的增加、工作频率的提高和晶体管门数的攀升极大提高了芯片的功耗。同时,传统的基于UPF(Unified Power Format)的低功耗设计流程存在着效率低、可修复性差等缺点。针对以上问题,以14 nm工艺下数字芯片fch_sata_t模块为例,简要介绍了全新的基于CUPF(Constant UPF)的低功耗物理设计流程,利用门控电源和多电源电压等技术对芯片进行低功耗设计。最终,通过Synopsys旗下PrimetimePX提供功耗分析结果,证明了芯片功耗满足设计要求。

摘要：初步设计14xxnm锥形增益区脊形波导量子阱激光器材料和器件结构,利用MOCVD生长14xxnmIn-GaAsP/InP量子阱激光器外延片,引入腔破坏凹槽(cavity-spoilinggrooves)将有源层刻蚀断以隔离从锥形区反向传输回的高阶模,进一步改善远场光束质量.保持总腔长1900μm不变,改变脊形区的长度,其长度分别为450,700和950μm.对比三种情况的最高输出功率和远场特性,发现LRW=700μm时,器件特性参数和远场光束质量最优,斜率效率为0·32W/A,饱和输出功率为1·21W,其远场为近衍射极限的高斯分布,发散角为29°×9·6°.当固定脊形区长度为700μm,改变锥形区长度,发现当锥形区长度为1000μm时,器件特性参数进一步提高,斜率效率达0·328W/A,饱和输出功率为1·27W,远场仍为近似高斯分布.

摘要：基于28 nm CMOS技术,采用"6+4"分段结构,设计了一款800 MS/s 10 bit三通道的电流舵型高速数模转换器(DAC)应用于视频信号处理。采用1.05 V/1.8 V的双电压域设计来保障DAC的性能,通过锁存器和电平转换的组合电路,实现了一种双电压域的数据锁存器,简化了数据维持通路;通过改进开关控制信号产生电路,降低了控制信号电压摆幅,既提高了电流源输出电阻,又降低了时钟馈通效应,且提高了DAC动态特性。DAC版图面积为1.3 mm×0.5 mm,差分150Ω负载的单通道功耗为58 m W。后仿真结果显示:典型采样率为300 MS/s时,无杂散动态范围(SFDR)为75.3 d B,总谐波失真(THD)为-71.3 d B,微分非线性(INL)小于±0.08 LSB,积分非线性(DNL)小于±0.05 LSB。

摘要：采用5 W激光二极管端面抽运Nd∶YAG晶体,通过设计合理的谐振腔膜系,再分别利用双折射滤波器和标准具获得单一谱线基频光,采用长度为10 mm的Ⅰ类临界相位匹配LBO晶体进行倍频,获得稳定的561 nm单谱线输出。理论分析了双折射滤波器和标准具抑制其他竞争谱线的过程,发现使用双折射滤波器可以获得更窄线宽的输出,而使用标准具获得的输出功率更高,理论与实验相符。在泵浦功率为4.8 W时,分别获得227 m W和254 m W的561 nm单谱线输出。斜效率分别为6%和6.68%。

摘要：在数字集成电路设计中,时钟信号是数据传输的基准,时钟信号作为数字芯片内部转换频率最高和布线距离最长的信号,也是数字芯片功耗的重要组成部分。为了优化数字芯片的功耗、功能和稳定性,在GF14 nm工艺下对时钟树进行优化设计,提出一种H-Tree和clock mesh相结合的混合时钟树结构的设计方法,通过clock mesh和clock spine的布局优化整体时钟树的性能和稳定性。仿真结果表明,该混合时钟树能够结构显著提升时钟树性能,有效减少布线长度、时钟偏移以及传播延迟,降低PVT等环境参数的影响。

摘要：为满足低电压ＣＭＯＳ晶体管高驱动电流和低静态功耗的要求，提出０．５Ｖ栅衬互连ＧＢＣ（ｇａｔｅ－ｂｏｄｙｃｏｎｎｅｃｔｅｄ）体硅ＭＯＳＦＥＴ工作模式。利用二维器件模拟，对栅长直到７０μｍ的器件结构设计、特性和器件物理研究。得到结果：０．５ＶＧＢＣ－ＭＯＳＦＥＴ具有陡直的亚阈特性（１０倍电流的Ｓ因子为～６０ｍＶ），高的电流驱动能力和理想的逻辑摆幅，栅衬泄漏电流可以忽略；超浅源漏、非均匀纵横向掺杂的Ｅｘｐｏｃ结构在ＧＢＣ模式下栅长直到５０ｎｍ时，仍有很好的Ｖｔｈ可控制性，这一结构的０．５ＶＧＢＣ－ＭＯＳＦＥＴ与１Ｖ常规ＭＯＳＦＥＴ在宽广的阈值电压设计空间中具有相似的速度品值；其理想栅氧厚度为３ｎｍ。

摘要：电平转换器可以作为1.1 V核心电压和3.3 V输入输出电压之间的高速接口。优化的电压上升转换器使用2.5 V厚氧化层栅零阈值电压n MOS管保护1.1 V薄氧化层栅n MOS器件,在输入电压低至0.7 V时仍可正常工作;此外,在六种不同工作情况下电路性能良好。3.3 V n MOS器件作为优化电平下降转换器的上拉和下拉器件,它们的供电电压是1.1 V,栅压范围从0 V到3.3 V。电平下降转换器没有最小核心电压限制,上升传输延时0.111 ns,下降传输延时0.121 ns。电平转换器经过结构优化后,可以成功应用到40 nm CMOS工艺的I/O库的输入输出单元中,作为低功耗、高速接口。