摘要：随着集成密度和单片处理速度的不断提升,芯粒集成系统封装(Chiplet SiP)中互连网络日趋复杂且信号与电源完整性、传输能耗问题日趋严重,芯粒与SiP外部的数据交换I/O(Input/Output)容量的提升遭遇瓶颈。为提升芯粒集成度、提高数据传输速率与准确率、降低系统功耗,根据芯粒间通信的最新标准通用芯粒互连技术(Universal chiplet interconnect express, UCIe),利用高速串行计算机扩展总线标准(Peripheral component interconnect express, pcie)在高速数据存储及传输方面的技术优势,设计出一种芯粒高速I/O通信的架构,并用FPGA验证了此架构的可行性,为UCIe标准的落地提供了一种实现途径。

摘要：论文描述了以EP2C5Q208C8N、AD7621以及CH368为核心的声发射数据采集系统的硬件设计,主要提到了系统的实现原理、硬件模块的组成及相应的电路设计。通过Altera公司的Modelsim仿真对模块电路整体工作的过程进行验证,最后采用GWINSTEK函数发生器产生的无直流偏置幅值为4 Vpp、频率为200 kHz正弦波验证系统的硬件指标,验证发现硬件指标可以满足声发射信号采集所需的16 bit分辨率,3MSPS采样率设计要求。

摘要：针对基于pcie总线通用RS422/485串行接口板卡无法完全国产化问题,设计了一种基于复旦微JFM7K325T高性能FPGA,通过逻辑实现pcie总线控制、UART串口控制的多通道隔离串口板卡。模块包括FPGA电路、电源电路、隔离RS422/RS485接口电路、FPGA逻辑,上位机通过pcie总线实现多路串行接口的数据收发。实际测试结果表明,多通道串行接口可实现常用波特率连续读写,数据稳定,各通道电地单独隔离。该设备应用稳定可靠。

摘要：随着航空领域人工智能技术研究的不断深入,面向开放式机载智能交互场景,人工智能的应用可解决诸多问题。同时,基于飞行决策的及时性、实时性要求,大带宽、高性能和高效率特性成为智能处理模块的高速数据传输总线的基本要求。鉴于此,提出了一种基于pcie接口的智能处理系统,该系统基于CPU+FPGA的异构融合结构设计,通用处理节点基于高性能多核CPU设计,提供两个通用处理节点和两个智能处理节点,并通过对外通信接口实现外部交互。现对该智能处理系统的整体架构进行详细描述,介绍了系统中pcie总线的工作模式及其内部信号的数据流,并从硬件角度阐述了系统核心电路的设计思路,重点分析了pcie总线的使用及其优越性。该架构适用于高性能和高效率的智能处理系统,已成功应用于某机载智能处理模块,对相关领域应用具有一定的参考价值和借鉴意义。

摘要：随着嵌入式领域处理器性能的高速发展,越来越多的嵌入式平台通过异构多核处理器(heterogeneous multi-processor unit)架构进行复杂度更高的计算工作,但多核处理器的核间通信效率对平台的高性能计算能力有着很大的影响。首先对异构嵌入式计算平台在多处理器之间的通信所存在的这一问题进行了分析,对硬件所存在的特定的场景进行了考虑,最后实现了平台上处理器之间基于pcie总线的通信驱动。驱动在强调毫秒级高实时性的应用场景下,通过pcie双缓冲区的设计,不仅保证了高可靠性,还具备了低延迟和高传输速率,为后续基于平台的计算密集型软件应用提供了良好的基础。

摘要：为准确测量火炮膛内压力随时间变化的曲线,评估武器性能,论文基于FPGA设计一种多通道高速率宽动态范围的膛压测试系统,对高速、高分辨率和瞬时性需求进行了研究。系统设计选用18位的AD7606C芯片,实现8通道同步采集,且单通道采样率高达1MHz。以FIFO和DDR实现两级缓存,保证数据传输可靠,并通过pcie总线以DMA的传输方式将数据及时传给上位机处理显示。实验测试结果表明,该系统满足以1MHz采样率多路采集,动态范围可达100dB,总线传输速度达3GB/s,运行稳定,具有实际应用价值。

摘要：该文对基于龙芯2K1000国产化CPU和Xilinx Kintex-7 325T FPGA的嵌入式实验平台的构建进行研究,通过嵌入式软件环境和对XDMA驱动程序中内存拷贝方式、中断处理方式进行优化设计,实现2K1000的pcie接口高达400 MB/s与FPGA的高性能数据交互,满足在国产化嵌入式实验平台下的高性能数据处理需求。

摘要：随着航空电子的发展,机载计算机对通信性能提出了更高的要求。pcie总线的直接存储器存取(Direct Memory Access,DMA)通信方式凭借高吞吐量、低时延及低中央处理器(Central Processing Unit,CPU)占用率等优势,广泛应用于嵌入式计算机通信。在复杂网络拓扑的pcie架构中,由于通信节点接收数据和发送数据的协议差异或中间介质差异,导致入向流量和出向流量速率不匹配,造成数据缺失。因此,文章设计了一种基于pcieDMA缓冲池的流量控制协议,以控制模块间的通信流量。利用多级缓冲技术,在节点中配置环形缓冲池,可回收利用总线空间。利用同步互斥技术为高速数据转发争取时间,避免了多节点设备转发数据出现滞后性和数据缺失问题。

摘要：为解决汽车动态称重系统中多通道称重传感器信号采集的问题,设计了一款基于FPGA的WIM压电式车辆动态称重传感器的多通道高速数据采集系统,该数据采集系统可实现对多车道动态称重传感器信号的同步采集、存储、传输和处理。采用FPGA作为信号采集单元,带有2片2 G的高速数据存储SDRAM模块用于多通道的数据存储;采用分辨率为16位,采样率为1 MSPS的AD采集模块,设计可实现最多16通道的信号采集。上位机系统中搭载嵌入式操作系统,用于完成动态称重的信号处理,其通过pcie总线可实现与FPGA的数据传输。经过实验验证,该数据采集系统可同步实现16通道,车辆通过压电式动态称重传感器的信号采集、存储和处理,以最高120 km/h时速行驶。

摘要：针对某光刻调焦调平测量系统研究项目的数据采集以及测试需求,设计了基于pcie和M-LVDS的数据传输系统,实现了数据采集板与主控板、主控板与上位机之间的通信。数据采集板采用FPGA作为主控芯片,利用AD7608芯片同步采集多路Si光电二极管光电流经转换放大后的电压,并基于M-LVDS链路与主控板建立数据通道和控制通道;主控板采用Zynq作为主控芯片,通过高速串行总线pcie与计算机进行通信,并设计灵活可靠的数据交互机制;基于Qt Creator开发了上位机软件,用于实现指令下发、数据采集等功能。测试结果表明:系统各部分工作正常,各数据交互机制能够稳定可靠地运行,可以满足项目预研阶段的需求。