摘要：分析了pierce晶体振荡器的起振条件以及传统结构的局限性。基于CSMC0．5μmCMOS工艺设计实现了一种应用于时钟芯片的32．768kHz的pierce晶体振荡器电路。采用自动增益控制（AGC）结构，提高了频率稳定性，降低了功耗；使用单位增益放大器稳定静态工作点，有效地减小了版图的面积。通过Spectre对电路进行仿真，结果显示，电源电压在1．5-5，5v电路输出频率都有较好的精度，最大的频率误差为0，085％，阿伦方差为2×10^-8／s，在3V电源电压下，静态平均电流仅300nA，版图面积为300μm×150μm，满足时钟芯片低功耗、高稳定性、较宽的电源适用范围和节约版图面积的要求。

摘要：分析了传统pierce振荡器不足,提出了改进型的振荡器结构,并基于0.35μm CMOS工艺,设计实现了一款低功耗高稳定性的晶体振荡器芯片.芯片有两种工作模式:正常工作模式和低功耗模式.测试结果表明,在电源电压为5 V、振荡频率为30 MHz、负载电容15 pF时,芯片消耗总电流低于5 mA,振荡电路消耗电流仅为0.6 mA,输出占空比为50±0.8%的方波信号,其频率随电源电压的变化率仅为0.5×10-6.引入低功耗模式,振荡器消耗电流降低至3μA以下,和传统结构相比,功耗降低了60%,频率随电压稳定性提高了10倍.

摘要：本文采用0.18um CMOS工艺设计了一种应用于射频接收芯片的4MHz的pierce晶体振荡器,采用自动增益控制(AGC)结构,提高了频率稳定性,降低了功耗。流片测试结果显示,在1.8V电源电压下,输出频率具有较好的精度,最大的频率误差为0.1%,在1.8V电源电压下,消耗电流500 nA,版图面积为100um×250um,满足射频收发芯片低功耗、高稳定性、和版图面积小的要求。