摘要：A unified breakdown model of SOI resurf device with uniform,step,or linear drift region doping profile is firstly *** the model,the electric field distribution and breakdown voltage are researched in detail for the step numbers from 0 to *** critic electric field as the function of the geometry parameters and doping profile is *** the thick film device,linear doping profile can be replaced by a single or two steps doping profile in the drift region due to a considerable uniformly lateral electric field,almost ideal breakdown voltage,and simplified design and *** availability of the proposed model is verified by the good accordance among the analytical results,numerical simulations,and reported experiments.

摘要：提出表面注入P-top区double resurf功率器件表面电场和击穿电压解析模型.基于分区求解二维Poisson方程,获得double resurf表面电场的解析式.借助此模型,研究了器件结构参数对表面电场和电势的影响;计算了漂移区长度和厚度与击穿电压的关系,给出了获得最大击穿电压和最小导通电阻的途径.数值结果,解析结果和试验结果符合较好.

摘要：对SOI LDMOS进行了建模,得到了器件各主要参数的最优值与 SOI硅膜厚度的关系式.以此为基础用专业软件Medici和Tsuprem 4对器件进行了模拟,得到了最优漂移区浓度、最优击穿电压等参数随 SOI硅膜厚度的变化曲线,这些结果对实际器件的设计以及工艺生产具有参考意义.

摘要：提出具有p埋层的1200V多区双resurf(MRD-resurf)LDMOS,在单resurf(S-resurf)结构的n漂移区表面引入多个p掺杂区,并在源区下引入p埋层,二者的附加场调制器件原来的场,以改善其场分布;同时由于电荷补偿,提高了漂移区n型杂质的浓度,降低了导通电阻.开发1200V高压BCD(BJT,CMOS,DMOS)兼容工艺,在标准CMOS工艺的基础上增加pn结对通隔离,用于形成DMOS器件D-resurf的p-top注入两步工序,实现了BJT,CMOS与高压DMOS器件的单片集成.应用此工艺研制出一种BCD单片集成的功率半桥驱动电路,其中LDMOS,nMOS,pMOS,npn的耐压分别为1210,43·8,-27和76V.结果表明,此兼容工艺适用于高压领域的电路设计中.

摘要：提出了一种新型D-resurf埋栅SOI LDMOS(EGDR-SOI LDMOS)结构,其栅电极位于P-body区的下面,可以在扩展的埋栅电极处形成多数载流子的积累层;同时,采用Doubleresurf技术,在漂移区中引入两区的P降场层,有效降低了器件的比导通电阻,并提高了器件的击穿电压。采用二维数值仿真软件MEDICI,对器件的扩展栅电极、降场层进行了优化设计。结果表明,相对于普通SOI LDMOS,该结构的比导通电阻下降了78%,击穿电压上升了22%。

摘要：　通过求解具有界面电荷边界条件的二维泊松方程,建立了埋氧层固定界面电荷Qf对resurfSOI功率器件二维电场和电势分布影响的解析模型。解析结果与半导体器件模拟器MEDICI数值分析结果相吻合。在此基础上,分别研究了Qf对resurfSOI功率器件横向和纵向击穿特性的影响规律。在横向,讨论了不同硅膜厚度、氧层厚度和漂移区长度情况下Qf对表面电场分布的影响;在纵向,通过分析硅膜内的场和势的分布,提出了临界埋氧层固定界面电荷密度的概念,这是导致器件发生失效的最低界面电荷密度。

摘要：LDMOS器件设计中,常采用resurf技术来提高器件的性能。文中主要研究具有resurf技术结构的LDMOS器件,围绕当获得最优的器件结构时,其外延层单位面积杂质密度Ntot不是定值这一现象展开研究,给出了一种关于外延层单位面积杂质密度Ntot的近似解析表达式。经过大量的模拟仿真及数据分析,发现在最优器件结构中均匀掺杂的外延层单位面积杂质密度Ntot与衬底掺杂浓度存在有规律的函数关系。最终,通过综合分析影响器件的关键因素,得到了最优器件的外延层单位面积杂质密度Ntot与衬底掺杂浓度的关系函数。

摘要：高压互连是功率集成电路中的重要技术,随着PIC在结构功能上的发展和应用范围上的增大,人们对功率集成电路中的高压互连技术的要求也与日俱增。围绕高压互连技术进行研究,使用Divided resurf技术设计一种横向双扩散金属氧化物半导体场效应晶体管,通过进行二维仿真,优化其结构和掺杂浓度等参数,器件的击穿耐压达到903 V,可用于600 V高压集成电路中。

摘要：栅电荷提供关于功率MOSFET的电容、驱动需求和开关功耗等信息,是衡量MOSFET性能的主要指标。基于Won-So Son等人提出的SOI基绝缘槽结构LDMOS(TR-LDMOS)的resurf条件[1],建立器件的栅电荷分析模型,发现TR-LDMOS所需Qgd比普通resurf LDMOS(LR-LDMOS)少13.85%,所需Qg比LR-LD-MOS少17.65%;完成对密勒电容充电的时间TR-LDMOS要比LR-LDMOS少用50ns。在TR-LDMOS模型基础上,结合仿真对沟道区不同时刻载流子分布的描述,更细致地阐述了功率器件在开启过程中的状态变化;并且应用比较分析的方法,解释无源器件对TR-LDMOS开启的时间和功耗所产生的影响。在降低功率器件开启功耗的原则下,得到有助于器件设计的应用性结论。

摘要：The design method for a high-voltage SOI trench LDMOS for various trench permittivities, widths and depths is introduced. A universal method for efficient design is presented for the first time, taking the trade-off between breakdown voltage （BV） and specific on-resistance （Rs, on） into account. The high-k （relative permittivity） dielectric is suitable to fill a shallow and wide trench while the low-k dielectric is suitable to fill a deep and narrow trench. An SOI LDMOS with a vacuum trench in the drift region is also discussed. Simulation results show that the high FOM BV2/Rs, on can be achieved with a trench filled with the low-k dielectric due to its shortened cell-pitch.