摘要：如果要设计基于risc-Ⅴ架构的系统,比如运行高度连接的应用程序,那么需要包括严密的、面向未来应用的安全性。为了客户更好的体验和公司声誉,您肯定希望避免安全漏洞——泄露私人数据,甚至更改功能。因此,安全性应该成为系统结构的一部分。幸运的是,risc-Ⅴ架构为安全性奠定了坚实的基础。此外,有几家公司设计了可以与risc-Ⅴ设计集成的现成IP模块。

摘要：一、前言 随着Pentium、PowerPE和Alpha等新一代微处理器的工作频率不断提高,系统设计师在如何充分发挥其能力方面遇到了越来越大的困难。尽管就速度指标而言,采用ASIC是可行的,但是上市时间这一越来越重要的因素却往往不允许系统设计师采用ASIC,因为ASIC的设计周期太长了。 在日趋激烈的市场竞争中,谁能首先推出新产品。

摘要：提出了一种利用 risc 和 FPGA 来实现 MPEG 解复用的设计方案。该方案利用 risc 和 FPGA并行处理能力,分离出 TS 解复用所必需的解码信息,然后利用系统软件将这些信息输入到 MPEG-2视频和音频解码器,从而顺利实现解复用过程。

摘要：介绍了risc(ReducedInstructionSetComputer)结构的 8位微控制器 (MCU)的设计 ,采用两级流水线 ,单周期指令 ,指令集与PIC16C5 7兼容 ,并对各单元模块进行描述。最后利用XIL INX进行时序仿真 ,在FPGA上进行验证并得到最终结果 ,理论分析与计算机仿真表明该结构切实可行、有效 。

摘要：ARM及其许可证持有者正在努力扩展自己的市场,抢夺英特尔x86在服务器、客户端台式机与笔记本电脑的份额。英特尔在ARM的两大地盘上发起反击:手持机与平板机。

摘要：一、概述最初为工作站核心设计的高档32位risc和CISC微处理器以及它们的派生产品正以有利可图的嵌入式系统的应用为目标。risc和CISC处理器可在激光打印机控制、模拟加速器、工厂自动化系统以及在协处理和高速监视等通讯方面获得应用。当为嵌入系统应用选择以risc或CISC指令系统结构为基础的处理器时,设计者通常要评价几个特性。其中最重要的是系统的总性能和性能价格比——不仅要考虑CPU,而且还要考虑支持CPU和系统功能的Cache存贮器和其它外围设备。另外。

摘要：本文介绍由IBM一Apple－Motorola联合研制的PowerPC系列微处理器的第一个成员MPC601的设计思想和实现原理，详细讨论其流水线设计、分支处理、指令变序释放与执行、中断处理、Cache设计、存储器管理等等关键问题的具体实现。

摘要：本文介绍了一种嵌入式riscMCUIP核的具体设计。该核采用哈佛结构，单周期单指令，指令集与PIC16C57兼容，并且具有低功耗特性和LCD驱动能力。

摘要：基于FPGA的risc CPU系统,以risc CPU为核心,FPGA为目标芯片,risc CPU与存储器使用WISHBONE总线接口。采用高速缓存、主存和虚拟存储器三级层次体系,以哈佛结构满足同时钟周期内同时处理取指令和读写数据的请求。其Cache系统含标志寄存器、数据寄存器和状态机。当CPU读取Cache的数据时,先将物理地址的最高位与标志存储器中对应地址标签比较。判断是否将数据总线直接传送给CPU。