摘要：　介绍了一种8位risc结构单片机中乘法器的设计方法,分析了移位相加、加法器树、Booth编码-移位相加等多种乘法器的工作原理,并采用Synopsys综合工具实现了这些乘法器。综合及仿真结果表明,根据该8位risc结构单片机特点设计的Booth编码-移位相加乘法器较之其它类型乘法器速度提高很多,而面积仅比最小的移位相加乘法器增加不到18%。从速度和面积两方面综合考虑,是较好的设计方案。

摘要：risc作为计算机设计策略的一种类型已愈来愈多地应用于计算机的设计中。本文介绍我国自行研制的32垃嵌入式risc微计算机。

摘要：嵌入式的ＲＩＳＣ核已经成为系统集成芯片中最为常用的部件，它不仅完成系统基本的控制功能，还承担一定的算法任务。在 ＭＰＥＧ－２ ＭＰ@ ＨＬ集成解码芯片中，一种考虑是采用 ＲＩＳＣ核的控制器完成 ＴＳ流的解复用、系统信息解码、视频和音频的同步控制等。本文以符合ＡＴＳＣ标准的 ＭＰＥＧ－２ＴＳ流解复用和系统信息解码为算法对象，研究在片上指令缓存有限的情况下设计嵌入式ＲＩＳＣ核时，系统层解码的软／硬件协同设计。通过对系统层解码进行的软件仿真，给出了具体的解码流程和相应的仿真结果，为如何分配片上指令和数据Ｃａｃｈｅ提供了参考，这些结论都已被应用到实际的ＨＤＴＶ系统集成解码芯片的设计中。

摘要：文章分析了精简指令集的结构特征和嵌入式系统的应用需求,在设计出的8位risc微处理器核的基础上,从指令集、存储空间等体系结构方面做了参数化设计和参数提取,讨论了硬件描述语言和运行于微处理器核上的程序对参数化设计的支持。参数化的设计方法增强了IP核的灵活性和可重用性,可以在大批量设计片上系统的过程中充分使用参数化设计方法。

摘要：详细论述了4位risc MCU中断系统的Verilog设计实现过程。该MCU采用PIC两级流水线结构,含4个中断源,2级优先级。最后通过整体的risc MCU IP核对其中断系统进行完整的程序测试,完成功能与时序的仿真与验证。

摘要：　随着ASIC技术的不断发展,设计规模及复杂程度不断增加,前端设计的准确性对整个系统的重要性越来越大。因此,在前端设计中,除了进行软件仿真外,还需要进行硬件验证。文章采用Aptix公司提供的MP3CF硬件仿真器,构建了一个实时验证系统,对自行设计的32位嵌入式risc微处理器进行了在线硬件验证。

摘要：从CPU的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想,利用Xilinx公司的SpartanII系列FPGA,设计实现了八位CPU软核。在FPGA内部不仅实现了CPU必需的算术逻辑器、寄存器堆、指令缓冲、跳转计数、指令集,而且针对FPGA内部的结构特点对设计进行了地址和数据的优化。

摘要：risc技术的产品将其高性能带到嵌入式系统中的同时亦给它带去了一些新的麻烦.而TRANSPUTER以其简洁的结构设计、快速的文本转换、较好的可预见性和方便一致的程序设计等特点,使它在嵌入式应用领域中有很好的应用前景。本文首先对risc技术的TRANSPUTER芯片的体系结构作介绍,然后讨论它在实时嵌入式系统中的应用并给出它的一个应用实例。

摘要：介绍了一种与 Motorola- Mcore兼容的 32位 risc结构微处理器核的设计。从该处理器的整体结构的划分 ,到处理器内部各单元的设计 ,进行了比较详尽的阐述 ,最后给出了设计的综合结果 。

摘要：文章介绍了32位risc微处理器“龙腾R2”浮点处理单元的体系结构和设计,重点讨论了乱序执行、乱序结束的高性能浮点流水线设计。为了实现流水线中的精确中断响应,本文采用了一种基于操作数指数和操作类型的浮点异常预测的方法,根据预测结果决定流水线的发射策略。基于0.18ΜM标准单元综合的结果表明:采用该方法实现的浮点处理流水线,与顺序控制和基于TOMASULO算法实现的浮点处理单元相比,整个FPU在付出较少硬件面积的情况下得到了理想的效果,满足功能和时序要求。