摘要：设计了基于ARM(advanced risc machines)微控制器的送经卷取和起毛集成控制器.采用μC/OS-Ⅲ嵌入式实时操作系统,基于CANopen从站协议,控制器通过CAN总线和主控制系统进行实时通信.开发了基于RBF(radial basis function)神经网络整定的PID(proportion integration differentiation)张力控制算法,完成了天经轴、地经轴、卷取辊和起毛凸轮4个伺服电机的实时同步控制.调试运行结果表明,该送经卷取和起毛集成控制器可解决当前国内毛巾织机存在的纬密和张力控制不均等问题,满足了毛巾织机的高速化、数字化和智能化等发展要求.

摘要：从TRANSPUTER risc芯片T800目前使用的广泛性出发,本文介绍了这种CPU芯片的硬件体系结构,作者在使用这种芯片从事大规模并行处理系统设计时所积累的一些设计经验以及使用这种类型芯片时的具体设计思路。

摘要：基于CostarⅡ DSP内核设计并实现了一种高性能的嵌入式异构多核DSP.该设计集成了四个DSP内核和一个risc处理器内核;每个内核均拥有自己的私有存储器;所有内核共享具有多体并行存储结构的数据存储器;四个DSP内核使用可配置的共享程序存储器;各内核之间拥有邮箱、信号量及中断等多种同步与通信机制.为了验证该设计,在该系统上测试了JPEG解码算法,并通过了FPGA验证.测试结果表明,该设计具有编程模式简洁,易于提高任务执行的并行度的优点.

摘要：设计了一种新的既能用作通用微处理器又能用于32位定点DSP运算的risc/DSP架构.DSP操作与ALU运算共享寄存器组,并行执行.为了提高该处理器的性能又不增加硬件复杂性,运用了可变长度的指令来提高代码密度,四级流水线提高程序执行效率,有限状态机来快速响应中断/例外.所有的模块都是基于Verilog-HDL语言,经过EDA工具的综合分析后给出了整机的RTL视图和功能仿真波形图.

摘要：本文阐明了超长指令机的设计技术并结合实例TRACE机具体分析了VLIW的特点,对VLIW技术的现状与发展做了介绍。

摘要：介绍了基于FPGA平台,设计16位精简指令集流水线CPU.该CPU参考MIPS架构设计精简指令集,通过分析指令处理过程实现五级流水线结构,结合"预测技术"和数据前推方法解决流水线相关问题.为了支持CPU软件架构,设计指令集的汇编编译器.在Modelsim平台运行测试程序,给出仿真综合结果.通过试验结果对比表明,所设计的CPU处理过程所需时钟周期大大减少.

摘要：介绍了冗余惯性测量组合的优缺点 ,总结了工程实现过程中会遇到的关键问题。在此基础上 ,设计了一个嵌入式系统 ,对冗余惯性测量组合的测量数据先执行故障检测、隔离、重构及数据融合等运算 ,再输出给弹载计算机 。

摘要：The latest steps in the steady evolution of the CERN Computer Centre have been to reduce the multitude of clusters and architectures and to concentrate on commodity *** active risc decommissioning program has been undertaken to encourage migration to Linux,and a program of merging dedicated experiment clusters into larger shared facilities has been *** paper describes these programs and the experiences running the resultant multi-hundred node shared Linux clusters.

摘要：本文提出了一种ＴＳＣ的开关量输出表决器的设计方法。这个表决器对单个固定故障是ＴＳＣ的，对电阻性桥接故障也具有较高的可测试性，提高了开关量设计的可靠性。

摘要：当前计算机领域中的技术进步,方方面面,不胜枚举;计算机市场上,公司林立、竞争剧烈。面对如此市场使得很多计算机用户不知所措,无所适从。本文从广大用户的立场出发,将散见于各种资料中与用户关系密切的问题,概括、集中、分析、介绍给用户,使用户在诸多复杂因素(公司林立。