摘要：跳频图案是跳频通信系统中关键技术之一,其好坏直接影响到跳频通信系统的安全性,所以设计出一个好的跳频图案尤其重要。为了增强跳频系统的安全性,提出一种基于AES算法加密rs码的宽间隔跳频图案。其性能分析表明,跳频图案不仅具备密码特性,而且具有良好的相关性,同时相邻频点间间隔明显增加。

摘要：介绍了rs码的结构和一般译码方法,重点讨论了rs(15,11)的译码方法。我们根据PS码的循环性采用了step-by-step算法,使占用硬件资源最少从而适合在VLSI实现。并用ALTERA公司的FLEX10K10器件实现了rs(15,11)纠错码。经试验测试,对码组中任意不多于两个的符号错误都可以给予纠正,且运行可靠。

摘要：rs码作为一种高速率的信道编码方法,具有很强的抗突发差错的能力,然而,在应用于无线通信系统中时,需对同一母码设计不同速率的rs码。传统的方法是采取截短的形式和Euclid的译码方法来实现,但这种方法存在着复杂度高和译码延迟长的问题。鉴于此,本文通过对易于硬件实现的Euclid算法进行修正,并通过减少关键方程的实现步骤和改变chien搜索法顺序的方法,来加快译码的速度。仿真结果表明:本文提出的方法在译码复杂度和延迟的问题上有所改进。

摘要：针对短波通信存在的易受干扰、传输带宽较低等不足,论文基于rs码设计了一个短波39音并行调制解调系统,实现了系统传输性能的提高。通过仿真表明,相对于现有通信体制,该系统能够在相同信道条件下显著降低传输的误码率,增大传输带宽,提高通信质量。

摘要：为了提高伽罗华有限域乘法器的通用性,降低实现的复杂度,采用自然基算法,用简单的逻辑门电路实现乘法运算过程。提出可重构的迭代计算结构,能满足域长m为3～8的乘法器,并用FPGA实现。结果表明,可重构有限域乘法器能够满足多种标准rs码的乘法运算的需要。

摘要：介绍了rs码的优点及选用rs(31,15,17)码的原因,阐述了rs码的构成及其基本原理,详细阐述了rs(31,15,17)码的编码设计和译码设计,用软件实现了编、译码过程并进行验证,得到了有用的结论。

摘要：分析研究了 rs码的编码原理 ,使用 MAX+PLUSII软件和 VHDL硬件描述语言 ,采用自顶向下设计方法设计 rs(2 5 5 ,2 3 9)码编码器 ,并装入一片到 Altera公司的 FPGA芯片 EP1 K3 0 TC1 44 - 3 ,而且就工作频率和器件面积问题对设计进行了改进 .

摘要：本文描述了一种适用于无线本地环路信道编译码器的编码方案，即采用（2，1，23）卷积码为内编码，GF（24）域上的rs（15，9，7）码为外编码的级联码，并对组联码的参数选取、误码性能进行了分析和仿真，最后提出了硬件设计方案。这是一种实用可行的编码方案。

摘要：相对于符号取自GF(256)的rs码,现有文献对GF(4096)上rs码的性能和实现鲜有研究。将GF(4096)上若干不同码率的rs码进行了性能仿真对比。仿真结果表明,GF(4096)上的rs码具有很强的纠正随机和突发错误的能力。在误码率为10-6时,所仿真的3种不同码型的码字相对于BPSK调制分别取得了3.2 dB,3.7 dB和4 dB的编码增益。鉴于GF(4096)上rs码优良的性能,设计并实现了rs(4095,3935)码高速译码器。经过测试验证,该译码器具有设计的纠错能力,能稳定工作在150 MHz,其吞吐量达到1.8 Gb/s。

摘要：同步与信道编码子层用以实现对AOS传输帧的差错控制编译码、编译码交织与解交织、帧定界与同步等处理,保证数据在空间通信链路传输过程中的可靠性。对AOS同步与信道编码子层提供的差错控制编码、帧同步和伪随机化等关键技术进行研究。着重研究了交织与解交织的原理,及rs(255,223)码解交织器的设计方案。对解交织器的数据存储模块、顺序地址模块、交织地址模块、选择器模块进行了研究和设计。对交织地址的两种实现方法进行比较分析。