摘要：针对在较高误码率条件下JPEG2000图像传输质量急剧下降的缺陷,引入rs编码进行差错控制.提出一种不等级别差错控制(UEC)方案,以实现对JPEG2000图像编码码流中不同质量层的不等级别差错保护.分析了某特定无线移动环境的统计特性,建立了衰落信道模型,仿真了UEC方案在此衰落信道下的性能.仿真结果表明,在迭加10-3误码率高斯白噪声的衰落信道中,可以重构出清晰图像.给出了不等级别差错控制的无线图像传输系统基带数字信号处理模块的硬件设计.

摘要：冲击滤波器能将扩展的二元相移键控(extended binary phase shiftkeying,EBPSK)调制信号的相位跳变转化为幅度冲击,从而突出了"0"和"1"码元的波形差异.为了充分利用该特性,文中设计了基于支持向量机(support vectormachine,SVM)判决的rs编码EBPSK调制解调器.简述了EBPSK调制解调原理,并利用SVM的分类能力给出了EBPSK检测模型.对二元相移键控BPSK和EBPSK的性能进行对比,设计了基于SVM的rs编码EBPSK调制解调器.仿真结果表明:1)以比特每秒/赫兹/信噪比为综合指标,EBPSK系统性能优于BPSK;2)在AWGN信道下,当误码率为10^(-4)时与自适应门限判决的rs编码EBPSK调制解调器相比,基于SVM的调制解调器可获得约1 dB的编码增益.

摘要：提出一种自适应拥塞控制与自适应rs（reed-solomon）编码差错修复相结合的有效Internet视频传输新方案.针对Internet共享信道的QoS波动特性而设计的一个带有速率控制参数可调的自适应拥塞控制机制的视频流协议AVSP,使视频传输具有对网络状况波动的快速反应特性和一定的TCP友好性.在不增加系统总带宽的前提下,与拥塞控制相结合的可变参数自适应rs编码MPEG视频传输差错修复,有效地增强了Internet分组丢失差错环境下视频传输的鲁棒性.

摘要：提出了一种新的基于标准基的有限域并行常系数乘法器结构,使用该结构设计了低复杂度的rs(204,188)编码器。该编码器由15个常系数乘法器构成。每个常系数乘法器通过共享一些相同硬件操作,使得编码器中异或门XOR的数目减少了30%左右。最后在FPGA上实现了该编码电路,并用QuartusⅡ7.2自带的SignalTap逻辑分析仪进行了片上验证。结果表明,与以往的rs编码器相比,该编码器具有速度快和占用硬件资源少的特点。

摘要：简要介绍了移动电视传输标准CMMB中rs(里德-索罗门)编码的特点。采用Matlab进行算法验证,并用FPGA实现。字节交织使用乒乓流水线结构,缩短了等待时间。针对k=176设计出节约成本的编码器。提出利用VGA接口获取FPGA验证数据源,使用"编码-解码-重现"的模式对rs编码器充分验证。

摘要：本文首先介绍了非正交频移键控(frequency shift keying,FSK)信号的设计方法,然后介绍加性高斯白噪声信道和平坦Rayleigh衰落信道中非正交2FSK和MFSK信号的设计和检测。为了提高非正交FSK信号的性能,将高效的Reed-Solomon(rs)编码用于系统设计。研究结果表明,rs编码的非正交FSK系统可以获得频带利用率和性能的良好折衷。本文同时给出了rs编码非正交FSK信号的性能分析和相应的数值仿真结果。

摘要：针对移动互联网环境下,基于TCP的文件传输软件效率较低的问题,设计并实现了基于rs(Reed-Solomon)编码的文件传输软件。该软件基于UDP协议,利用rs编码的特性实现文件分块传输的前向纠错,可容忍一定范围内的数据丢失,无需重传,可有效减少交互开销,对超出纠错范围的分片数据,利用重传机制,保证可靠传输。实验结果表明,在高误码率,大时延情况下,该软件的传输性能(成功率、传输速率)相对传统的文件传输软件显著提升。

摘要：针对传统引信感应装定系统中未能进行差错控制编码而在接收端出现码元传输错误不能进行纠错的问题,基于FPGA设计了一套应用于引信装定系统的高速rs(15,9)编码器。rs码是线性分组码中一种典型的纠错码,既能纠正随机错误又能纠正突发错误,在现代通信领域中越来越受到重视。介绍了rs编码器的设计方法,优化了其中乘法器的设计,并利用Verilog语言在QuartusII 12.1上实现了功能仿真,仿真结果与理论分析一致。利用Altium Designer设计了FPGA最小系统电路,实现了程序与硬件的联调,完成了rs编码器的设计。

摘要：该文详细研究了ITU-T J.83B系统中rs(128,122)的工作原理,结合有限域上的乘加运算及常用实现方法,设计了符合此系统的rs编码器结构。采用Verilog语言编写rs编码器的实现代码并在MODELSIM中完成功能仿真,并进行验证。最后用ALTERA公司的FPGA芯片进行了实现,给出结果分析。

摘要：rs码是线性分组码中一种典型的纠错码,它既能纠正随机错误,也能纠正突发错误,在现代通信领域中越来越受到重视。论文在分析rs编码原理的基础上,主要研究了基于FPGA的rs编码器的组成和结构,并使用VHDL语言和RAM模块设计了数据转换模块,最后在Quartus II 8.1软件环境下进行功能仿真,仿真结果与MTALAB编码结果对比一致,验证该设计的正确性,该设计方法在大容量通信系统中得到实际验证。