摘要：设计了一种码长可变、纠错能力可调的 rs编码器。该 rs编码器可对常用的 rs短码进行编码 ,可做成 IP核 ,为用户提供了很大的方便 ;采用基于多项式乘法理论 GF( 2 m)上的 m位快速有限域乘法的方法 ,提高了编码电路的运算速度 ;同时给出了程序仿真结果 ,并在 Xilinx的 FPGA上进行了硬件验证。

摘要：研究高速ＲＳ码编码器的设计与实现问题．给出了最优对偶基的计算方法，研究了用对偶基下的bit-parallel乘法器构成ＲＳ系统码编码器．用ＦＰＧＡ实现了高速ＲＳ编码器，仿真结果表明编码器的吞吐率可以达到１２５Ｍｂｙｔｅｓ／ｓ．

摘要：有限域乘法器是rs编码器中的主要部分。提出一种有限域乘法器的优化策略,选用系数对称的生成多项式,全局共享出现频率较高的异或逻辑单元,大大降低了编码器的硬件实现的复杂度,最后设计实现了rs(255,239)编码器电路,仿真验证功能正确。文章设计的rs编码器电路占用硬件资源更小,非常适于VLSI的实现。

摘要：rs码是一种线性分组循环码,具有极强的随机错误和突发错误纠正能力。基于有限域乘法算法,设计了一种rs(128,124)编码器,同时给出了编码器的仿真结果,并进行了FPGA硬件仿真验证。

摘要：数字视频广播将在今后形成广泛的应用趋势,作为在数字视频广播系统应用中的重要单元----rs编码器是一种非常好的应用技术。本文以rs编码器的基本原理和电路结构为切入,通过DVB数字视频广播系统中rs编码器的实现详细说明了这种编码器的FPGA设计技术。

摘要：文中基于rs编解码原理提出了一种可运用于无线遥控智能探测车的rs编码器,并使用Altera公司的FLEX系列芯片MAXEPF10K10LC84-4设计实现了基于FPGA的rs编码器模块,完成了智能探测车通信模块中的信号编码功能。该编解码器已经成功应用于无线遥控智能探测车上,结果可以满足要求,并取得了令人满意的效果。

摘要：通过对rs码的原理和算法进行研究和比较 ,我们认为使用Berlekamp算法在利用FPGA设计rs编码器时占用的硬件资源较少。

摘要：文中提出一种可变参数,纠错能力可调的连续输入的rs编码器。该编码器在做到对通信系统中不同数据传输率的实时编码的同时,还具有较高的硬件利用率和提高系统集成度减小功耗。在所提出的结构基础上,完成了硬件模块设计,并进行了仿真和FPGA实现。用Verilog HDL对系统进行了硬件描述,在Xilinx平台上Virtex2系列XCV1000芯片上,在ISE 8.1环境下实现了可变码率的rs实时编码功能。

摘要：详细介绍了DVB-C系统中rs编码器的工作原理,介绍了有限域常数乘法器的实现方法;首先,通过编写M文件实现rs(204,188)编码器并在MATLAB中对其进行模拟仿真,然后,采用VHDL语言编写rs编码器的RTL代码并在MODELSIM中对其进行功能仿真,最后,对两种测试环境下的仿真结果进行了对比和分析,并给出了仿真结果图;通过QuartusII编译之后,最终在FPGA上实现。

摘要：rs码是目前最有效、应用最为广泛的差错控制编码方式之一.CMMB系统中采用rs码作为信道编码的外码,既可以纠正数据信号传输中的随机错误,又可以纠正由于噪声等造成的突发错误.本文在分析CMMB系统中rs码编码原理的基础上,设计了一种基于FPGA的rs编码器,并重点分析了其中能够实现高速运算,且结构简单的的乘法器.