摘要：以ARM7TDMI为例提出了一种在rtl仿真时即可进行JTAG调试的方法。利用该方法在rtl仿真时即可进行ARM的JTAG调试。首先详细分析了JTAG的边界扫描标准及工作原理,而后以ARM7TDMI为例分析了ARM的扫描链的设计原理及控制方法,从中给出了如何利用JTAG控制ARM7TDMI扫描链来完成ARM的行为控制。该方法还可以通过ARM的控制进而完成对SoC中其他模块的验证。通过该原理建立JTAG接口软仿真验证平台,可以在rtl仿真时验证ARM的JTAG调试功能以及SoC的初步测试。

摘要：分析表明,在芯片设计中,不断增加的设计复杂性使得项目按时交付变得越来越困难,对芯片验证提出越来越高的要求,如果发现rtl漏洞太晚,或者修改这个漏洞的成本太高,会导致项目延误或芯片功能缺失。特别是SoC系统性能验证,需要花费更多的时间和精力。阐述基于一款集成了ARM和DSP核等IP的多媒体处理SoC芯片,对比了两种传统的系统性能检查方法:手动波形检查和使用VCS性能分析仪检查。但这两种方法都是手动检查,耗时和浪费宝贵的仿真资源,且不能自动生成数据分析报告。因此本文提出了一种创新的方法,构建了一套全新的系统性能检查环境,通过在AMBA/OCP NOC的每个端口上连接VIP,监测端口的数据传输并记录输出到性能分析板中,并使用脚本自动计算出系统性能数值。通过这种创新方法,能显著的加快SoC验证中的系统性能验证,并可以进行系统性能回归验证,在实际项目中取得了很好效果,且这种方法可以很容易地移植到其他SoC项目中。

摘要：设计了一种基于先进外设接口(APB)总线的单线数字接口(OWI),APB总线可以配置接口参数并读取接口的状态、数据信息,有着较强的灵活性与可监测性。该接口通过一根公用的数据线实现主机与一个或多个从器件之间的半双工双向通信。相比于其他通信接口,线路简单,节约了I/O口资源,降低了硬件成本。本文基于单线传输协议,对数据传输时序以及状态机进行了设计,通过寄存器转换级(rtl)仿真与可编程阵列逻辑(FPGA)验证,结果显示数据可以稳定正确地通过单线接口进行传输,数据传输速率可达100 kHz。