摘要：随着雷达数字化技术的不断发展,高速串行传输技术得到广泛的应用。因而要求雷达目标信号模拟必须在原有射频目标模拟的基础上,向数字化目标仿真和高速串行数据传输等方面进行拓展。该文在介绍Xilinx公司的高速串行接口rocketio相关原理的基础上,讨论了rocketio接口在机载数字阵雷达目标模拟器设计中的应用,详细说明了采用高速串行接口的背景/杂波传输模块的原理和设计思路。

摘要：为了便于工程应用,提高数据传输速率,以Xilinx公司Virtex5系列FPGA内嵌的rocketio为物理层,实现了基于自定义传输协议的两种设计——高速收发器的设计与高速串行接口的设计,并对两种设计进行了简要分析,指出了适用的不同场合.以高速信号采集为实例,在ISE开发环境中实现了基于自定义传输协议的高速串行接口,用Chipscope捕获数据并对其进行分析,得出基于rocketio的自定义传输协议在高速串行通信中可靠性高,误码率低于10-13.

摘要：高速数据传输是硬盘存储系统设计的一个重点和难点,针对Virtex-4系列FPGA内嵌的rocketio收发器模块,设计应用于SATA物理层的高速串行数据传输电路。对SATA物理层功能要求进行分析,描述rocketio收发器的内部结构特点和工作原理,详细讨论基于rocketio收发器的SATA物理层电路逻辑设计,重点介绍rocketio收发器的时钟控制和复位的配置。实验结果表明:采用rocketio收发器进行高速串行传输设计,符合SATA物理层设计要求,并提高系统的集成度和可靠性,为SATA接口的固态硬盘开发奠定基础。

摘要：在数据采集系统中,经常需要多通道模数转换器对大量数据采样并高速传输给FPGA;为提高模数转换器和FPGA之间的数据传输速率,增加系统集成度,利用Xilinx公司Virtex-5系列FPGA内嵌的rocketio GTX收发器为物理层,设计实现多通道模数转换器与FPGA间的单向高速串行传输;介绍了rocketio内部结构和使用特点,详细讨论基于自定义协议的传输模型设计,给出了自定义协议FPGA实现方法,并在ISE环境下进行仿真和验证,实验结果表明当系统参考时钟为250MHz,单通道线速率达4Gb/s时,能够实现四通道稳定高速串行传输。

摘要：高速图像数据传输一直是航天遥感器发展的瓶颈,针对此问题设计基于Xilinx的Virtex-ⅡPro系列FPGA内嵌的rocketio收发器硬核,应用于航天遥感器中的高速图像数据传输系统,通过8位并行120Mb/s的数据转为960Mb/s的串行数据的实验结果和仿真结果验证了其可行性、准确性和可靠性。

摘要：采用Xilinx公司Virtex-II Pro系列FPGA内嵌得SERDES模块——rocketio作为高速串行协议的物理层,利用其8B/10B的编解码和串化、解串功能,实现了两板间基于数据帧的简单高速串行传输,并在ISE环境中对整个协议进行了仿真,当系统频率为100MHz,串行速率在2Gbps时,在验证板上用chipscope抓取的数据表明能够实现两板间数据的高速无误串行传输。

摘要：在高速电路系统设计中,差分串行通信方式正在取代并行总线方式,以满足系统对高带宽数据通信的需求。rocketio是Virtex-2Pro以上系列FPGA中集成的专用高速串行数据收发模块,可用于实现吉比特的数据传输,适用于多种高速数据传输协议。依据实际工程应用需求,提出了基于rocketio的高速串行数据传输系统解决方案,实现了每通道2.5Gb/s的传输速度。最后介绍了rocketio在Aurora和PCIExpress协议实现中的应用,并总结了高速通信系统的共性特征。

摘要：根据PCI Express 1.0a标准,讨论了基于Xilinx rocketio在FPGA上实现高性能可定制的PCI Express Endpoint控制器的可能性,并分析了设计难点和制约性能的关键,提出了提高可重用性的设计结构.同时为了保证PCI Express协议的兼容性,和其它功能验证要求,搭建了一个PCI Express Endpoint IP验证平台,并介绍了验证中的一些难点和解决方案.

摘要：当前高速串行通信应用广泛,但开发周期较长,且系统的稳定性、可靠性难以保证,文中研究了基于rocketio高速串行回环通信的实现,在Xilinx的开发环境ISE中实现该设计,利用误码率分析仪(IBERT)分析该设计误码率低,故可以确保该设计的稳定性和可靠性,且该设计开发简单,具有较强的扩展性,并有助于高速串行通信的实现。

摘要：高速数据传输一直是合成孔径雷达系统设计的一个重点和难点。针对X ilinx的V irtex-ⅡPRO系列FPGA内嵌的R ocketIO收发器模块,设计了一块应用于SAR雷达通信系统中的高速串行I/O电路板。该板充分利用了芯片中集成的R ocketIO收发器模块,采用BREFCLK差分输入参考时钟,8B/10B编码,预加重处理技术等,实现了多个通道的高速互连。通过实际系统验证了这种传输的可靠性。实验结果表明:采用R ocketIO模块进行高速串行传输设计,可极大简化片上逻辑电路和片外PCB板图的设计。