摘要：本文利用Philips公司OMMIC 0 2 μmGaAsPHEMT工艺 ,设计出 2 4Gbit/s的复接器 .应用源极耦合FET逻辑 (scfl) ,使逻辑电路能够在 2 4Gbit/s速率上正常工作 .时钟采用二倍频方案 ,解决了多级复接中的高速时钟问题 .改进异或门拓扑结构实现的二倍频器 ,结构简单、实用 ,降低了电路复杂度 .利用源极耦合电容的微分作用 ,加速晶体管开、关转换 ,提高了选择器工作速度 .芯片通过功能测试验证 ,数据速率可达到 2 4Gbit/s.

摘要：介绍了2.5～40Gb/s的光通信收发器处理芯片的研究情况,芯片功能包括复接器、激光驱动器、前置放大器与限幅放大器、时钟恢复和数据判决电路以及分接器。采用的工艺有0.18/0.25μmCMOS,0.15/0.2μmGaAsPHEMT和2μmGaAsHBT等,采用多项目晶圆方式和国外先进的工艺生产线进行芯片制作。研究中采用了高速电路技术和微波集成电路技术,如采用scfl电路、超动态D触发器电路、同步注入式VCO、分布放大器、共面波导和传输线技术等。在SDH155Mb/s～2.5Gb/s的收发器套片设计方面已实现产品化。还介绍了10Gb/s的收发器套片产品化问题,如封装问题等,讨论了40Gb/s以上速率芯片技术的发展趋势,包括高速器件建模和测试问题等。

摘要：分析了分接器的电路原理及系统结构 ,通过比较 ,给出了最优的实现方案。使用TSMC 0 .18μmCMOS工艺设计出了速率为 10Gbit/s的分接器。简要介绍了单元电路的电路结构 ,给出了仿真结果和版图。芯片的电源供电电压为 1.8V ,功耗为 4 0 0mW。

摘要：介绍了采用TSMC公司 0 .18μmCMOS工艺设计速率为 10Gbit/s的数据判决电路 ,分析了数据判决电路的系统结构以及单元电路结构 ,给出了仿真结果。该电路采用 + 1.8V电源供电 ,功耗为 10 2mW ,5 0Ω负载上单端输出摆幅 4 0 0mV。整个芯片面积为 0 .80mm× 1.0 5mm。