限定检索结果

检索条件"主题词=SERDES"
91 条 记 录,以下是11-20 订阅
视图:
排序:
自适应动态延时调整的serdes技术在宽带数据传输中的应用
收藏 引用
《电讯技术》2014年 第4期54卷 468-471页
作者:张峰中国西南电子技术研究所成都610036 
针对宽带高速数传需求,提出了一种基于serdes技术实现高速传输的解决方法。通过对串行器/解串器(serdes)原理进行研究,提出了一种利用Idelay原语实现serdes延时的自适应动态调整方法,可动态调整延时2.496 ns,解决了serdes传输时固有的...
来源:详细信息评论
崭新的serdes实现方案解决手机设计功率/数据吞吐量两难问题
收藏 引用
《世界电子元器件》2007年 第5期 55-55,57页
作者:鞠建宏飞兆半导体公司 
面对的难题一直以来,设计人员在便携式应用中都是采用串行化技术,因为这种技术在减小连接器尺寸、降低EMI、减少信道至信道倾斜问题等方面都具有极大优势。不过,这种典型的serdes串行化技术的功耗很高,尤其是在数据吞吐量大的情况...
来源:详细信息评论
XILINX serdes SI仿真中抖动的设置
收藏 引用
《世界电子元器件》2014年 第3期 40-42页
作者:顾永国Xilinx公司 
随着serdes应用越来越多,速率也越来越高,SI的问题渐渐变得越来越重要,它对PCB设计、serdes参数优化都有着非常重要的指导作用。而器件选型也往往以SI仿真开始。
来源:详细信息评论
一种serdes的高效集成可测试性设计
收藏 引用
《计算机技术与发展》2015年 第4期25卷 204-207,212页
作者:胡曙凡 田泽 邵刚中航工业西安航空计算技术研究所陕西西安710068 
随着集成电路工作速度的提高以及特征尺寸的缩小,芯片设计和测试的费用越来越高。特别是进入深亚微米工艺以及超高集成度发展阶段以来,芯片的功能越来越强大,但也带来一系列设计和测试问题。测试和可测性设计的理论与技术已经成为VLSI...
来源:详细信息评论
传统serdes互操作性的自适应接收均衡
收藏 引用
《电子产品世界》2003年 第12B期10卷 48-49页
作者:Bill HoppinAccelerant Networks公司 
当前的经济环境对于那些既要努力实现下一代带宽和功能,同时又必须保持与现有设计后端兼容的系统设计人员带来很大压力.客户已经对部署在网络中的现有设备大量投资,因此采用全新系统的跳跃式升级方式所带来的成本和停机时间是客户无法...
来源:详细信息评论
PAM4:高速以太网的serdes全新调制标准
收藏 引用
《电信网技术》2018年 第4期 62-65页
作者:思博伦通信思博伦通信 
IEEE规定应在56Gbit/s和更快速率下所有单通道serdes信道中首选使用四级脉冲放大调制(PAM4),而25Gbit/s NRZ依旧是专业400G SR16实施的一种替代方案。思博伦通信所撰《PAM4:高速以太网的serdes全新调制标准》一文剖析了线路编码与NRZ的...
来源:详细信息评论
一种高速serdes抖动容限的高效仿真验证方法
收藏 引用
《计算机技术与发展》2015年 第7期25卷 217-220页
作者:邵刚 田泽 李世杰 吕俊盛中航工业西安航空计算技术研究所陕西西安710065 
文中针对高速serdes总线接收端的验证提出了一种抖动容限验证方法,有效降低了流片风险。由于受温度、布线、信道寄生的影响较大,高速serdes需要保证在恶劣信道,尤其是大的抖动干扰时仍能稳定工作,设计阶段对接收电路抗抖动特性的评估是...
来源:详细信息评论
基于VMM统一验证平台的serdes芯片验证
收藏 引用
《中国集成电路》2012年 第4期21卷 43-47页
作者:张杰 孙立宏中国电子科技集团公司第三十八研究所集成电路设计中心安徽合肥230031 
本文基于VMM验证平台,介绍了高速串行收发器芯片的验证方法。文章首先简要介绍了serdes芯片和VMM验证方法,然后搭建了serdes芯片的VMM统一验证平台,并从测试激励产生、寄存器读写控制、覆盖率自动统计、断言验证及覆盖率收敛等几个方面...
来源:详细信息评论
Avago在65nm CMOS工艺中验证其高性能12.5Gbps serdes核心
收藏 引用
《中国集成电路》2006年 第8期15卷 2-3页
Avago Technologies宣布,已经率先在65nmCMOS工艺技术中验证了其serdes核心。这一重大里程碑推进了serdes(串行/解串)ASIC核心设计的发展,使其从当前的90nm主流工艺技术进入到了65nm工艺技术。Avago Technologies嵌入式serdes通道...
来源:详细信息评论
一种多协议统一架构CMOS serdes发送器电路设计
收藏 引用
《计算机技术与发展》2015年 第5期25卷 131-134页
作者:唐龙飞 田泽 邵刚中国航空计算技术研究所陕西西安710119 
为了满足SoC系统对多种高速串行通信协议的兼容性要求,文中提出了一种最高支持3.125 Gbps的多协议统一架构serdes发送器电路结构,并在0.13μm CMOS工艺下实现。该结构通过分频比可编程的PLL电路来产生不同频率的时钟信号,并通过差分电...
来源:详细信息评论
聚类工具 回到顶部