摘要：采用Xilinx公司Virtex-II Pro系列FPGA内嵌得serdes模块——RocketIO作为高速串行协议的物理层,利用其8B/10B的编解码和串化、解串功能,实现了两板间基于数据帧的简单高速串行传输,并在ISE环境中对整个协议进行了仿真,当系统频率为100MHz,串行速率在2Gbps时,在验证板上用chipscope抓取的数据表明能够实现两板间数据的高速无误串行传输。

摘要：高速serdes串行器内部锁相环的参考时钟有严格的要求,根据某25Gbps数据率serdes芯片的156.25MHz参考时钟的随机抖动均方差要求,进行锁相环电路设计,根据实测结果,对降低时钟锁相环抖动方案进行技术研究,通过时钟锁相环电路设计优化,从而得到低抖动锁相环优化配置方案。

摘要：0 引言眼图医生(Eye Doctor)是力科于2007年初推出的用于高速串行数字电路设计的强大工具,包括了虚拟探测(virtual probing)与接收端均衡(re-ceiver equalization)两部分,主要用于通讯背板设计、高速串行信号一致性测试、高速serdes芯片均衡器的优化与设计等等.在2009年2月,力科发布了新一代的眼图医生Ⅱ,提供了更强大的分析能力与良好人机界面,可以大大加快当前流行的高速数字电路的开发速度,缩短测试与验证时间.接下来逐一介绍最新的眼图医生的功能与应用.

摘要：为满足某雷达信号处理芯片与系统中其他功能单元的高速互联,在芯片中专门设计了Ser-Des接口模块,并对其核心部件8B/10B编码器进行了重点设计和Verilog实现[1]。根据8B/10B编码理论对编码电路进行模块划分和逻辑优化,尤其是将数据字符编码模块d-code划分为5B/6B、3B/4B编码查找表和逻辑输出模块。其中查找表进行简单的数据映射,逻辑输出模块通过特定函数实现极性转换和组合输出。基于该方案的8B/10B编码器结构简单、逻辑清晰、资源占用率少,并且可以作为IP核实现重复利用。

摘要：Silicon Labs 日前推出了满足最新一代PCI Express■(PCIe■)5.0 规范的完整时钟解决方案组合,能够提供同类最佳的抖动性能,且具有显著的设计余量。Si5332 任意频率时钟系列产品可生成抖动性能达140fs RMS 的PCIe Gen 5 参考时钟,优化了PCIe serdes性能,且同时满足Gen 5规范并有余量。Si5332 时钟能够生成PCIe 和通用频率的任意组合,可在各种应用中实现时钟树整合。

摘要：ADI公司推出一系列PON专用的CDRs和serdes；denseDAC^TM DAC满足当今光网络的挑战性设计要求；用于AOTF的多通道DDS；用于MEMS微镜控制的快速PulSAR ADC；10 Gbps XFP收发器和单通道信号调理器；ADM1062 Super Sequencer^TM IC：光线路卡完整电源管理解决方案。

摘要：ADI公司推出一系列PON专用的CDRs和serdes，denseDAC^TM DAC满足当今光网络的挑战性设计要求，用于AOTF的多通道DDS，用于MEMS微镜控制的快速PulSAR ADC，10 Gbps

摘要：光传输技术是数字阵列雷达系统中的重要技术,主要实现高精度的定时同步和高速海量的数据传输。巨型数字阵列由于阵面规模大、组件数量多,加大了光传输系统设计的技术复杂度和工程实现难度。文中首先分析了巨型数字阵列信号传输的特点和具体要求,给出了巨型数字阵列光传输系统的设计方案和技术途径,对系统中的光纤传输网络、高速串行传输和系统测试等关键技术进行了详细分析,通过采用PON、serdes等多项先进技术解决了设计中的技术难点,最终实现了巨型数字阵列的光传输系统设计。

摘要：serdes(串行解串)技术因其传输速率高、抗干扰能力强等优点已成为主流的高速接口物理层规范。但由于上层PCS(物理编码子层)需设置弹性缓冲、编解码等功能,导致系统传输延时较高,无法直接应用于处理器直连等延迟敏感应用领域。介绍了一种基于同源相位补偿缓冲(Synchronous Phase Compensation Buffer,SPCB)的PCS架构的设计实现,可应用于延时敏感的serdes接口传输系统。该架构具有高吞吐率和超低延时的特点,通过定制的SPCB,单通道32Gb/s时,发送与接收通路传输延时为10ns左右,约为业界典型PCS方案的一半,达到Intel与AMD并行CPU直连接口(QPI和HT)的延时水平。该PCS架构可通过28nm/16nm/7nm工艺物理实现,已应用于多款国产处理器直连接口。

摘要：针对多通道高速采样器ADS6445的高速串行数据接口特点,提出了一种高速接口的实现方法。使用Xilinx Vertex5系列FPGA接收采样串行数据,利用FPGA的片同步技术通过在线时序调整实现了高速解串;对高速接口的组成及工作原理、片同步技术的特点、设计规则进行了简要介绍,描述了高速接口的时序调整过程;对高速接口的适应能力进行了分析,最后通过仿真及试验验证了接口工作的正确性。