摘要：基于单电子晶体管(SET)数学分析模型,改进了它的spice宏模型.该模型考虑了背景电荷的影响,由1个电压控制电流源、1个电压控制电压源构成.与准分析模型相比较,该模型准确地表现了SET的I-U特性.通过A/D转换器的仿真实例表明,所设计的3位SET/CMOS混合系统具有良好的适用性和精确度,可以推广到SET/CMOS混合系统的管子级设计.

摘要：问题：在对贵公司的一个放大器进行spice（侧重于集成电路的仿真程序）仿真时，得到的结果与数据手册给出的结果不同，我应该以何者为重呢？

摘要：基于单电子晶体管(SET)的IV特性和CMOS数字电路的设计思想,提出了一种由28个互补型SET构成的全加器电路结构。该全加器优点为:简化了“P-SET”逻辑块;通过选取一组参数使输入和输出高低电平都接近于0.02mV和0mV,电压兼容性好;延迟时间短,仅为0.24ns。spice宏模型仿真结果验证了它的正确性。

摘要：相变存储器(PCM)因依靠电阻率的变化来存储的模式,成为65nm以下非易失存储器应用的研究热点。然而,相变存储器的擦写功耗、复位电压、热稳定性和擦写寿命一直是相变存储器发展的几个瓶颈。对此,设计了一种基于相变合金Ga3Sb8Te1的新型嵌入式相变存储器,并建立有限元(FEA)热学,结晶动力学和spice宏模型。通过瞬态热学和结晶动力学仿真表明,基于Ga3Sb8Te1的相变存储器具有更高的热稳定性和可循环擦写次数、更低的复位功耗,更快的置位频率,是一种较为理想的高性能相变存储器。

摘要：提出了一种应用Pspice仿真SET的方法,该方法通过所设计的宏模型可实现SET的基本特性仿真。仿真结果表明,所设计的宏模型具有合理的精确度。

摘要：基于单电子晶体管(SET)的I-V特性和二叉判别图数字电路的设计思想,改进了二叉判别图(BDD))单元,得到了一类基本逻辑门电路,进而提出了一种由11个BDD)单元即22个SET构成的全加器电路单元。spice宏模型仿真结果验证了设计的正确性。

摘要：MCP623X和MCP624X系列轨到轨输入／输出运算放大器的带宽为10kHz～10MHz，有单运放、双运放及四运放器件可供选择。工作温度为-40～+125℃，工作电压可低至1．8V，在带宽为300kHz时的典型电流为20μA，带宽为650kHZ时为50μA，并免费提供FilterLab有源滤波器设计工具及spice宏模型。