摘要：设计实现了多核DSP系统间的高速光纤通信。采用光电转换模块与8核DSP TMS320C6678的srio接口相连的方式,在保证高性能数据处理能力的前提下,完成高速多核DSP系统间的光纤通信功能。最后对系统进行了测试验证,测试结果表明该系统具有高速、可靠、稳定等特点,具有很好的使用价值。

摘要：针对嵌入式图像处理系统中大数据量、高传输速度及和高实时运算性能的需求,提出一种以多核DSPTMS320C6678为核心的高速数据传输存储系统,基于DSP高速串行Rapid IO (srio)模块进行图像数据高速传输,使用srio模块的Direct I/O传输模式,采用4x接口模式配置,每路接口传输速率为3.125 Gb/s,理论传输速率为10 Gb/s,同时使用DDR3控制器模块扩展存储空间,实现光学及雷达图像的共享存储。通过实验结果表明,设计的srio高速传输系统传输速度超过8 Gb/s,达到理论值的80%以上,满足大数据高速传输需求,有效实现了多处理器之间的数据传输和共享存储。

摘要：本文以目前世界上最新、处理能力最强的定点DSP——TI的TMS320C6455为例,介绍了DSP的各种程序加载模式,包括Flash加载、主机(HPI/PCI接口)加载、srio加载、I2C加载,深入分析了各种加载模式过程。丰富灵活的加载方式为通用信号处理板的设计提供了便利。这些加载模式几乎囊括了目前DSP的所有加载方式,也可作为实现其它型号DSP程序加载的参考。

摘要：本文基于TI的多核高性能DSP TMS320C6474,介绍了这款DSP支持的各种程序加载模式,包括I2C加载模式、EMAC加载模式和srio加载模式以及各自的优缺点,另外介绍了DSP的二级加载的思想,给传统图像处理系统的设计提供了一种参考。

摘要：针对TD-LTE通信标准测试需求,设计一款可应用于"射频一致性测试"的数字中频处理单元。根据奈奎斯特带通采样原理直接对153.6MHz的TD-LTE/TD-SCDMA中频信号进行模拟与数字的相互转换,在FPGA中实现高效数字上/下变频、移相滤波、多速率插值/抽取、成型滤波、符号同步、高速串行接口和离散傅里叶变换等功能,以正交I、Q信号输出便于后续DSP对其进行软件算法解调和处理。实验结果表明,该方案能有效减少数字上/下变频、插值/抽取资源消耗、增强接收通道的线性动态范围、提高模数转换器的有效分辨率、改善发射/接收通道矢量解调指标,适合作为TD-LTE射频一致性测试系统数字中频处理单元的实施方案。本文网络版地址:http://***/article/192732.

摘要：针对IMT-Advanced协作多点传输试验床中对串行高速通信接口srio的应用需求,分析了背板间srio通信的FPGA设计关键点。仿真与实测结果表明,设计的srio接口可实现全双工可靠通信,数据速率达到6.67 Gb/s。

摘要：随着通信技术发展,要求平台的处理能力越来越高,同时器件间数据交互量也急剧增多,传统器件互连接口已不能胜任。文中采用srio(串行RapidIO)技术,设计实现了一种通用的数字信号处理模块,给出了电源和时钟解决方案,实现多个DSP(数字信号处理器)、FPGA(现场可编程门阵列)之间10 Gbit/s的互连带宽。平台方案成功应用于某通信系统中,试验结果表明,模块性能高,运行稳定,满足了高性能通用处理平台要求。

摘要：现代通信对抗信号处理系统中,采样率的提高和采样位数的增加使信号处理的数据量猛增,加上复杂的算法,带来巨大的实时运算量,为了满足通信对抗信号处理对高传输速率及高运算能力的需求,以srio总线为基础,采用高性能多核DSP芯片为核心,以FPGA为辅,设计了一种信号处理板,并在此处理板上实现了srio总线的高速通信和PCIe总线接口。对处理板的运算性能和数据传输能力等指标进行了测试分析,结果表明,该信号处理板可以满足工程应用的要求。

摘要：在对RapidIO协议和Serial RapidIO(srio,下同)IPcore用户接口介绍的基础上,详细描述了Serial RapidIO交换架构在FPGA上的编程方法,并采用双缓存机制实现了位宽、数据流速的转换,完成了多srio节点间的高速数据通信,具有较强的通用性和可移植性。

摘要：在由现场可更换模块组成的电子设备中,board to board互连的信号完整性问题举足轻重。基于信号完整性,搭建互连链路,进行srio总线传输,速率10.3125 Gbps,经由两组连接器及20 inch的有损传输线,对信号质量指标进行核算,对全链路进行仿真验证。