摘要：作为JEDEC最新的AD/DA采样数据传输协议,JESD204B协议新增了对多通道串行传输的同步支持。为了确保多通道同步传输的准确性,发送端同步电路采用Verilog HDL设计并实现了协议规定的码群同步,初始通道对齐与的同步字节替换等功能。Modelsim仿真结果验证了发送端同步电路符合协议要求,Design Complier(0.18μm工艺库)综合结果表明电路在数据传输阶段的处理频率达到255.03 MHz,可应用于JESD204B高速串行接口电路设计中。

摘要：数据加扰有助于避免在高速串行传输中出现频谱杂散,对JESD204B协议规定的加扰电路进行了具体设计和实现。首先详细描述了协议要求,以8位并行加扰为例阐述了自同步加扰和解扰的电路原理,最后根据解扰器输出状态与初始状态值有关这一问题提出了改进的电路结构以及关键设计代码。仿真结果表明,该改进电路完全满足协议要求,可应用于JESD204B规范的高速串行接口电路设计。

摘要：基于JESD204B接口协议设计和实现了一种新型8B10B编码器。利用极性信息简化编码码表;利用3B4B与5B6B并行编码提升电路工作频率;利用人为加入一位均衡信息,减少逻辑处理层数。仿真结果表明,电路单元面积1 756 mm2、功耗1.13 m W及最大工作频率342 m Hz,相较于传统方法具有一定的改进且完全符合JESD204B协议规范。可应用于基于JESD204B接口协议的高速串行接口的设计中。

摘要：文章提出了一种符合JESD204B协议规范的接收电路设计方案。首先根据设计需求进行分析,对接收电路的总体架构自顶而下地进行了设计。其次,分析了接收电路的组成框架及各个子模块的设计思路和功能,完成了JESD204B接口传输层、链路层的设计。具体包括传输层的数据解帧模块设计和链路层的字符替换、解扰、解码、缓存buffer等模块设计。此外还设计了字符定界、物理层测试、错误检测和ILAS序列检测等电路模块,最终完成了一个符合JESD204B协议规范的接收电路完整设计。最后在XILINX公司的Vivado平台对整个接收电路的设计进行了仿真和综合,并且与第三方IP核发送端电路进行对接和环回验证。结果表明,本设计能够与第三方IP对接成功,完全符合协议规范和性能要求。

摘要：JESD204B协议规定的串行接口(serdes接口)是ADC/DAC转换器与数字信号处理器之间进行数据传输和交换的新兴接口。对JESD204B接口协议规定的发送端电路进行了具体设计和实现。首先描述了协议对发送端电路的性能要求,然后给出了包含组帧器、控制器和数据链接层处理等三个主要电路模块的八通道发送端电路设计方案和具体实现过程。该设计还跟第三方IP核进行了对比仿真,结果表明,发送端电路能够完成协议规定功能,可直接应用于JESD204B协议规定的新兴接口电路设计。

摘要：随着数模转换器的转换速率越来越高,JESD204B串行接口逐渐成为芯片间数据传输的主流接口。在深入理解JESD204B协议中有关M、S、L、F参数规定和组帧原理的基础上,采用三级映射结构实现了一种通用的四字节组帧电路设计。该电路由于采用分级映射方法,方便实现JESD204B协议所规范的各种组帧模式,并通过采用四字节并行处理技术,降低了电路对系统时钟的要求,适合低成本CMOS工艺实现。电路综合结果表明,该组帧器符合JESD204B协议规定的性能指标要求,可应用于JESD204B串行接口电路的自主设计。