摘要：This paper introduces a new method for SC sigma-delta modulator *** studies the integrator＇s different equivalent circuits in the integrating and sampling *** model uses the OP-AMP input pair＇s tail current（I_0） and overdrive voltage（v_（on）） as *** modulator＇s static and dynamic errors are analyzed.A group of optimized I0 and von for maximum SNR and power x area ratio can be obtained through this *** examples, a MASH21 modulator for digital audio and a second order modulator for RFID baseband are implemented and tested, and they can achieve 91 dB and 72 dB respectively,which verifies the modeling and design criteria.

摘要：A single-loop fourth-order sigma-delta（ΣΔ） interface circuit for a closed-loop micromachined accelerometer is *** additional electronic integrators are cascaded with the micromachined sensing element to form a fourth-order loop *** three main noise sources affecting the overall system resolution of aΣΔaccelerometer, mechanical noise,electronic noise and quantization noise,are analyzed in *** mathematical formulas for electronic and quantization noise are *** ASIC is fabricated in a 0.5μm two-metal two-poly n-well CMOS *** test results indicate that the mechanical noise and electronic noise are 1μg/（Hz）^（1/2） and 8μV/（Hz）^（1/2） respectively,and the theoretical models of electronic and quantization noise agree well with the test and simulation results.

摘要：为了简化sigma-delta(ΣΔ)微加速度计接口电路晶体管级的仿真和优化,建立了系统中的非理想因素模型,并在此基础上完成了一种单环结构的ΣΔ微加速度计的系统级设计。分析了敏感结构中固定极板运动、时钟抖动、开关热噪声、运算放大器噪声等非理想因素对系统的影响,并分别建立了Simulink模型。基于所建模型,设计了一种ΣΔ微加速度计的精确的Simulink模型。系统级仿真结果表明:二阶系统的信号-噪声-谐波失真比(SNDR)为70.1dB,有效位(ENOB)为11.36位,四阶系统的SNDR为92.7dB,ENOB为15.7位。对比于晶体管级仿真结果,基于本文所建立的非理想因素模型的系统仿真可以准确地表述出系统性能,同时大大缩短了仿真时间,简化了传感器设计中的参数优化过程。

摘要：为了改善sigma-delta微加速度计中梳状滤波器的性能,提高输出信号的信噪比,通过调整梳状滤波器的零点位置,可以得到改进型的梳状滤波器.研究表明,改进型梳状滤波器在不同的零点位置,表现出不同的量化噪声过滤性能.于是,利用遗传算法可以快速的求出输出量化噪声最小时的零点位置最优值.并通过对比四阶梳状滤波器和改进型梳状滤波器的幅频特性,发现改进型梳状滤波器在折叠区域有着更快速的截止性能,因此这种改进型梳状滤波器比经典型梳状滤波器有着更好的量化噪声过滤性能.

摘要：在介绍了一种基于开关电容原理的sigma-delta调制器基本原理的基础上,着重对开关电容积分器在实际设计中遇到的细节问题进行了详细的分析.研究了寄生电容、MOS开关的导通电阻和电荷注入问题、时钟馈通和采样尖峰及放大器特性对积分器的影响等.提出了解决方法和选用合理的参数设计出全差动的开关电容积分器,并给出SPICE的0.5μm的CMOS工艺的仿真结果.

摘要：提出MASH21调制器的自顶向下设计方法。在系统级,通过系数缩放对积分器的输出进行限制;在电路级,通过积分器的瞬态建模分析运放非理想因素对调制器的影响,并得到SNR和面积功耗最优的设计区域。通过一个数字音频MASH21调制器的设计对此方法进行了验证。该调制器基于TSMC18MMRF工艺实现,在1.8 V的单电压下工作,测试显示调制器的SNDR达到91 dB。

摘要：提出一种基于线性系统分析和仿真拟合的5阶数字sigma-delta调制器的设计方法.Simulink仿真结果表明:与过采样率为64的4阶调制器比较,所设计的5阶sigma-delta调制器在过采样率降低到只有32的情况下,输出信噪比可以达到104dB,比前者改善了6dB.因此,在相同过采样率下,该5阶调制器可以得到更宽的信号带宽.

摘要：在包含FPGA的系统中,通过使用不包含调制器的sigma-delta DAC并将sigma-delta数字调制器集成到Flea中可以提高系统集成度、简化系统设计和降低成本。本文设计了一个五阶一位Sisma-delta数字调制器,详细阐述了调制器的设计步骤以及在FPGA上实现该调制器的方法。设计了相应的硬件电路对调制器性能进行测试,测试结果表明调制器的信噪比超过110dB,总谐波失真低于-122dB,能够满足高精度sigma-delta DAC的使用需求。

摘要：设计了一种带宽为1.25MHz,中心频率为20MHz的带通sigma delta调制器,提出了一种新的结构及其系数的计算方法,该结构的性能受系数变化的影响较小,其谐振器的输出摆幅也较小,因而降低了对运算放大器的设计要求.模拟结果表明:考虑各种非理想因素后,调制器的动态范围(DR)为60dB.

摘要：为了降低sigma-delta(ΣΔ)微机械加速度计量化噪声,提高系统分辨率,完成了一种单环四阶ΣΔ微加速度计的分析与设计,建立了系统的线性模型,并在此基础上,采用根轨迹法分析了系统稳定性.理论分析表明所建立的四阶ΣΔ微加速度计系统在噪声特性、死区、空闲音方面都具有优良的特性.在系统级的分析与讨论基础上,实现了传感器接口电路晶体管级的设计,该电路采用0.5μm 2层多晶2层金属CMOS工艺流片,系统测试结果表明该加速度计灵敏度为1.2 V/g,非线性度为0.2%,开环噪声密度12μg/Hz1/2,闭环噪声密度80μg/Hz1/2,整体功耗为40 mW.