摘要：MEMS加速度计接口电路主要采用传统sigma-delta架构实现,但这种方式中的电路失调电压很容易产生积分饱和现象.为解决这个问题,本文设计了一种可以用于钻井、石油勘探等微弱信号检测的新型数字电容接口电路.该设计在电容式MEMS加速度传感器基础上,采用FPGA实现数字三阶环路滤波器,构成5阶sigma-delta系统.采用数字环路滤波器降低了ASIC模拟电路版图设计与芯片测试难度,利于快速优化环路滤波器设计参数,改善系统稳定性和优化系统噪声性能.前置放大器采用一种相对简单的相关双采样技术,能够有效减小前置放大器的失调电压.根据MEMS加速度计前置放大器输出信号符合正态分布的特点,设计了带有一定预测功能的8-bit瞬时浮点ADC,实现模拟与数字环路滤波器互联.在200Hz带宽内,该接口电路系统噪声基底达到53.09ng/rt(Hz),满足系统噪声设计要求.前置放大器与ADC采用XFAB XH018混合信号CMOS工艺流片,开环测试表明,前置放大器的灵敏度和噪声分别为0.69V/p F和3.20μV/rt(Hz).

摘要：HgCdTe e-APD工作于线性模式,通过内雪崩倍增效应将一个微弱的信号放大多个数量级。介绍了一个具有列共用ADC制冷型(77K)数字化混成式HgCdTe e-APD FPA读出电路,可以应用于门控3D-LARDAR成像,有主被动双模式成像功能。sigma-delta转换器比较适合于中规模128×128焦平面列共用ADC。调制器采用2-1 MASH单比特结构,开关电容电路实现,数字抽取滤波器采用CIC级联梳状滤波器。采用GLOBALFOUNDRIES 0.35μm CMOS工艺,中心距100μm。设计了量化噪声抵消逻辑消除第一级调制器量化噪声,采用数字电路实现。CIC抽取滤波器的每一级寄存器长度以方差为指标截尾,以降低硬件消耗。并且数字抽取滤波器工作电压降低到1.5V,可以进一步降低功耗。仿真显示sigma-delta转换器精度大于13bit,功耗小于2.4mW,转换速率7.7k Samples/s。

摘要：设计并实现一个应用于音频sigma-delta模数转换器的低资源数字抽取滤波器。该滤波器采用多级多采样率结构,整体带内纹波小于0.06 d B,带宽为21.6 k Hz,最低工作频率为10 MHz。通过滤波器硬件架构的设计,有效地缩小了抽取滤波器的电路面积和功耗。芯片测试结果表明,对64倍过采样率、4阶sigmadelta调制的1 bit脉冲密度调制信号输出码流进行处理,得到音频信号的信噪比达到87.2 d B,在SMIC 0.13μm工艺下,数字部分的面积约为0.146 mm2。与同类型抽取滤波器相比,面积减小58%,功耗减少60%以上。

摘要：温度传感器是制冷型红外焦平面探测器的重要组成部分,它用于测量探测器工作温度,其输出用于制冷机控制,从而控制探测器温度。探测器的工作温度将直接影响探测器的性能,如信噪比、探测率和盲元率等。针对传统PN结温度传感器需要模拟信号处理电路及易受电磁干扰的弊端,设计了一种基于CMOS工艺的集成式数字温度传感器,可以集成到红外焦平面探测器读出电路中,直接通过SPI接口输出数字测温值。设计的集成式数字温度传感器采用0.35μm CMOS工艺流片,芯片面积为380μm×500μm(不包含PAD),在电源电压2.5 V和采样频率6.1次/s条件下,功耗为300μW,分辨率0.0616 K。在77 K温度下输出的RMS噪声为0.148 K。测试结果表明,集成式数字温度传感器可以应用于制冷型红外焦平面探测器温度测量。

摘要：为了降低电容式sigma-delta(ΣΔ)微机械(MEMS)加速度计的量化噪声,减小开关电荷注入和衬底噪声共模干扰,减小谐波失真,设计了一种全差分四阶ΣΔ加速度计的接口专用集成电路(ASIC)。提出了一种简单、有效的全桥平衡结构,减小了驱动信号变化时,运放输入共模的变化对电路的干扰;提出了双侧反馈结构,大大提高了系统线性度。设计完成了电荷积分器、全差分前置补偿电路、二阶积分器等电路。采用0.5μm两层金属两层多晶n阱CMOS工艺流片,测试结果显示:闭环系统噪声密度为75μg/Hz^(1/2),系统灵敏度为1.32 V/gn,非线性度0.085%,功耗40 m W。结果显示本次设计满足微加速度计接口电路的设计要求。

摘要：This paper presents an improved method for design of CMOS comparator based on a preamplifier-latch circuit driven by a clock. Design is intended to be implemented in sigma-delta Analog-to-Digital Converter (ADC). The main advantage of this design is capable to reduce power dissipation and increase speed of an ADC. The design is simulated in 0.18 μm CMOS Technology with Cadence environment. Proposed design exhibits good accuracy and a low power consumption about 102 μW with operating sampling frequency 125 MHz and 1.8 V supply. Simulation results are reported and compared with earlier work done and improvements are observed in this work.

摘要：提出了一种基于∑-△调制(SDM)的单比特BP人工神经网络的硬件实现方法。设计了基于∑-△单比特信号的非线性立方根运算单元,并以此为激活函数单元构建了BP人工神经网络,网络中各神经元的输入输出均为基于∑-△调制的单比特信号。在此基础上实现S函数逼近和网络隐含层的非线性输出。同时采用低环路延时加法器、混合信号乘法器作为关键运算单元,减少了硬件消耗,提高了运算精度。最后在可编程门阵列(FPGA)上实现整个非线性BP人工神经网络,并通过函数逼近的实例验证了该网络的功能。

摘要：设计了一款适合于16位sigma-delta调制器的增益增强型共源共栅运算放大器。该运算放大器主要采用套桶式共源共栅结构,带有一个开关电容共模反馈电路,并采用增益提高技术提高放大器的增益。运算放大器采用和舰0.35um mixed-signal CMOS工艺设计,直流增益可达到97.7dB;负载电容为4pF时,单位增益频率为203MHz,满足了对模数转换器高速度和高精度的要求。

摘要：介绍了ATMEL公司的电能计量专用芯片组AT73C500和AT73C501,该组套片能够对有功功率、无功功率、视在功率、电压、电流、频率、功率因数等多种电网参数进行测量,并具有速度快、精度高的特性,是设计多功能电表的较为理想的芯片。文中还给出了该组套片和单片机的接口电路,该电路在实际中得到了使用。

摘要：为了进一步抑制加速度计信号带宽范围内的噪声,提出并设计了一种基于∑-△M的五阶多反馈谐振式（MFLR）微机械加速度计闭环控制系统,该系统通过增加额外的内部负反馈对量化噪声进行再一次整形.微机械加速度计结构为一种全差分式结构,在结构层厚度为60 μm、基底层厚度为400μm的SOI硅片上,经过光刻、溅射、深度反应离子刻蚀等工艺步骤加工而成.整个闭环控制系统的Matlab/Simulink模型首先被建立,然后采用“单位圆分析法”进行系统参数的设定,系统仿真显示：当输入幅值1gn、频率128Hz的加速度信号时,加速度计的噪声为-136.2 dB,与传统五阶MF结构的∑-△M闭环控制系统相比,在0 ～500 Hz信号带宽范围内的噪声降低了7.9dB.最后整个系统在四层PCB电路板上进行了功能性验证和测试.