摘要：signaltapⅱ过系统级调试工具，它允许设计者能过下载电缆在PLD运行期间监视内部信号，观察这些信号的波形。NiosⅡ嵌入式处理器是ALTERA一款通用的RISC结构的CPU，设计灵活，功能强大。在NiosⅡ设计中应用signaltapⅱ，能够为设计提供SOPC设计的实时可视性，可大大减少调试，验证过程花费的时间。

摘要：signaltapⅱ是集成在QuartusⅡ平台中的一种嵌入式逻辑分析工具,具有易于升级、非插入式、支持通道数多、采样深度大、时钟频率高、简便易行、节约测试仪器资金投入等优势,在FPGA系统设计及调试中得到了广泛的应用。文中通过直流电机调速实例详细介绍了其使用方法。

摘要：signaltapⅱ是Altera公司生产的新一代FPGA开发软件QuartusⅡ中的一种嵌入式逻辑分析工具。它以软件窗口为操作界面,可以灵活方便地选取想要观测的信号和设置采样的通道数及深度,并可通过FPGA的JTAG接口在电脑上进行同步显示。应用这种方式对FPGA内部信号进行检测,不但成本低,而且不占用额外资源或I/O引脚,且更为精确。本文主要介绍signaltapⅱ的特点及配置方法,并以实际应用为例,说明了其在仿真测试中的良好效果。

摘要：在设计基于FPGA的电子系统时,一般需要用示波器、逻辑分析仪等外部测试设备进行输入输出信号的测试,借助测试探头把信号送到测试设备上进行观察分析.当然,前提是需要保留足够多的引脚,以便能选择信号来驱动I/O进行测试.但是外部的测试设备在测试FPGA系统时,常会遇到这样的情况: FPGA的I/O引脚数量不够丰富,PCB布线和封装工艺复杂导致I/O引脚引出困难,外部测试探头有影响FPGA信号时序和完整性的可能[1-2].

摘要：首先介绍了嵌入式逻辑分析仪signaltapⅱ的基本原理和操作流程,并结合实例详细说明了signaltapⅱ在系统调试过程中的应用。使用signaltapⅱ对系统进行调试,解决了器件管脚不够或不方便外挂测试工具等软硬件调试的困难,避开了电路板测试时连接器引起的信号完整性问题。实验结果表明,该方法大大减少了系统调试、验证时间,缩短了设计周期,提高了系统设计的灵活性。

摘要：比较了FPGA和DSP技术各自在开发方面的优劣,结合DSP理论用FPGA技术实现2PSK调制器的设计,应用QuartusⅡ中signaltapⅱ嵌入式逻辑分析仪对所做设计进行信号分析,然后下载到硬件中实现设计功能。

摘要：提出一种基于FPGA的永磁同步电机控制器的设计方案,该设计可应用于具有高动态性能要求的永磁同步电机伺服控制系统。为提高伺服控制系统的实时性,简化电路及节省成本,该系统设计采用Altera公司生产的CycloneⅢEP3C25Q240C8型FPGA器件实现电机控制器。嵌入NiosⅡCPU软核配合片内硬件乘法器及可编程逻辑门阵列,实现软硬件协同工作。通过QuartusⅡ软件自带的signaltapⅱ嵌入式逻辑分析仪进行板上调试验证,得到带有死区输出的PWM波形。该PWM波形可用于电机驱动。

摘要：以Altera公司的现场可编程逻辑器件EP1C6Q240C8和多通道高精度模数转换器AD7934为例,设计实际的FPGA+A/D数据采集硬件平台。通过分析AD7934的读写时序关系,借助Verilog HDL语言编写采集程序,在QuartusⅡ平台上利用signaltapⅱ逻辑分析仪抓取数据,然后导入MATLAB分析处理,进行数据的验证。实验结果表明,硬件方案合理,软件设计得当,达到了预期结果。该设计方案已在某专用频谱监测设备中成功应用,可为监测、测向和定位接收机的数字处理模块提供设计参考。

摘要：介绍了应用现场可编程门阵列(FPGA)设计和实现通用异步收发器UART的方法。采用有限状态机模型形式化描述了UART的功能,在此基础上用硬件描述语言VHDL编程实现了UART,并使用QuartusⅡ软件中的嵌入式逻辑分析仪signaltapⅱ对数据传输进行了检测,验证了设计的正确性。

摘要：根据传统型任意波形信号发生器和基于DDS任意波形信号发生器的设计原理,采用Matlab/DSP Builder的建模方法,在DSP Builder平台上完成两种原理的系统建模和仿真,并用SignalCompiler工具对模型进行编译,产生QuartusⅡ能够识别的VHDL源程序,并通过FPGA芯片EP2C8Q208C来实现,最后用signaltapⅱ进行硬件测试。经系统仿真和硬件测试,证明两种设计方法的正确性。比较传统的硬件描述语言建模,该方法设计简单、修改方便、成本低、不涉及到任何编程,对硬件理论知识要求不高,实现起来容易。