摘要：Clock skew是数字集成电路设计中一个重要的因素。本文比较了在同步电路设计中 0 clock skew和非 0clock skew时钟分布对电路性能的影响 ,分析了通过调整时钟树中 CL OCK skew来改善电路性能的方法 ,从而说明非 0 clock skew时钟分布是如何提高同步电路运行的最大时钟频率的。

摘要：本文提出了一种clock mesh与H-tree相结合的混合时钟树设计方法,同时通过对设计中的寄存器按照一定规则进行分组并分别布局在相同大小的网格中从而具备一定的对称性和规则性,可更好的优化H-tree结构,提高H-tree的性能从而提高了整个混合时钟树的性能。实验表明,该混合时钟树结构可显著减少时钟树长度和时钟分支间的skew,降低OCV影响。

摘要：为实现AFDX以太网的冗余管理功能,分析了AFDX网络冗余管理技术和冗余管理接收与发送帧过程中的完整性检查以及冗余管理配置参数最大偏移参数(skew Max)。文中根据完整性检查来分析顺序号在接收端与发送端的作用以及冗余管理配置参数,设计了冗余管理算法。并对设计的冗余管理算法进行了仿真验证,结果表明,该设计的冗余管理算法可靠准确,设计符合ARINC664 Part7规定的协议要求。