摘要：synopsys推出了具备工艺识别功能的可制造性设计（DFM）新系列产品PA—DFM，用于分析45nm及以下工艺定制／模拟设计阶段的工艺变异的影响。***系列的核心产品Seismos和Paramos可将制造变异信息反标回设计阶段，帮助定制IC（IP、标准单元、存储器和模拟线路）的设计人员优化布局并最大限度提高成品率。

摘要：全球领先的电子设计自动化（EDA）软件工具领导厂商synopsys推出了具备工艺识别功能的可制造性设计（DFM）新系列产品PA-DFM，用于分析45纳米及以下工艺定制／模拟设计阶段的工艺变异的影响。随着工艺尺寸的日益减小，先进硅技术将引起更多如应力工程的变异问题，这将越来越影响电路的性能。synopsys PA-DFM系列的核心产品Seismos和Panmos可将制造变异信息反标回设计阶段，帮助定制IC（IP、标准单元、存储器和模拟线路）的设计人员优化布局并最大限度提高成品率。该产品系列是synopsys帮助客户在设计制造工艺的关键环节提高成品率的另一核心产品。

摘要：synopsys具备工艺识别功能的DFM新系列产品PA—DFM，用于分析45nm及以下工艺定制，模拟设计阶段的工艺变异的影响。PA—DFM系列的核心产品Seismos和Paramos可将制造变异信息返回设计阶段，帮助定制IC的设计师优化布局并最大限度提高成品率。

摘要：synopsys公司日前宣布,将大力支持Accellera System Verilog语言,以实现更先进的可验证设计（DFV）方法。synopsys的DFV通过将完整的验证贯穿于整个设计开发过程,从而极大地提高了品质和能力。这一系列成果通过运用先进的验证技术,例如在断言基础上的验证、受约束的随机测试的生成以及形式分析,取得了成功。这套技术与SystemVerilog相结合得出的方法能够在整个设计流程中实现验证。synopsys公司还宣布了其独特的混合型形式RTL验证工具MagellanTM,它与DiscoveryTM

摘要：IC设计软件厂商synopsys公司近日正式公布了Galaxy设计平台,用于先进集成电路的设计。该平台具备良好的开放性,并整合了包含顶级工具的设计实现平台。在synopsys公司现有的设计产品如Design Compiler,Astro以及PrimeTime的基础上,Galaxy设计平台能有效缩短设计时间,降低集成成本以及减少在设计复杂IC时所担负的风险。另外,synopsys公司还宣布,已经向第三方开放了经生产验证的Mil-kyway设计数据库,该数据库也是Galaxy设计平台的关键组成部分。

摘要：全球领先的电子设计自动化（EDA）软件工具领导厂商synopsys与中国最先进的集成电路制造商之一上海华虹NEC电子有限公司于2006年10月13日宣布。双方将携手开发应用于华虹NEC 0．18μm工艺的参考设计流程2.0。华虹NEC选择synopsys作为其首选EDA供应商后，将充分利用synopsys Professional Services开发基于synopsys Galaxy^TM设计平台和Discovery^TM验证平台，以及华虹NEC I／O和标准单元库的完整RTL—to—GDSII参考设计流程。

摘要：位于美国加利福尼亚州Ili景城的synopsys公司宣布其全球晶圆代工厂已经认证了synopsys的GF22nmFD-SOl（22FDX）工艺设计平台，采用业界领先的数字化设计工具，确保设计师们实现优化实施和可预见的验收结果。这一认证利用synopsys设计平台的硅验证GFFoundryReferenceFlow，设计实现了GF’s 22FDX工艺的全部潜能。美国电气和电子工程师协会1801（UPF）驱动偏压支持整个流程，设计实现最佳的功率和性能的权衡。