摘要：本文基于低密度奇偶校验码(Low-Density Parity-Check,LDPC)译码中的Turbo迭代的消息传递(Turbo Decoding Message Passing,tdmp)算法,设计了一种符合DMB-T标准的LDPC译码器。文章中结合DMB-T标准中H矩阵的特点,提出了一种基于双堆栈的快速Bahl-Cocke-Jelinek-Raviv(BCJR)译码运算的软输入软输出(SISO)译码器模块设计,并提出了一种基于循环偏移的可编程交织器设计。

摘要：提出了基于tdmp-NMS算法的部分并行LDPC码译码器结构,其具有tdmp算法译码收敛快和NMS算法保持较好误码率性能下实现简单的优点.该译码器支持WIMAX标准中所有码长和码率LDPC码的译码.设计了一种基于桶形移位寄存器的重组网络单元,实现了对该标准中19种码长LDPC码译码的支持.采用一种适合于tdmp算法及其各种简化算法的动态迭代停止准则,使译码器能根据译码情况自适应地调整迭代次数.结果显示所提方案在提高译码器吞吐率的同时有效减少了译码器的硬件资源消耗.

摘要：针对IEEE802.16e标准,基于层译码算法(tdmp)提出了一种适用于多码率、多码长的LDPC码译码器结构。该译码器采用半并行化和流水线设计,可以在保证电路灵活性的同时提高译码吞吐量。利用Xilinx公司的ISE工具进行综合仿真,使用的FPGA芯片为Virtex4-xc4vfx12-sf363-12,最大工作频率为170.278 MHz,译码吞吐量可达到128.77 Mb/s。最后,通过搭建软硬件协同验证平台验证设计的正确性,并将验证的结果与Matlab仿真结果进行了对比。

摘要：设计了基于tdmp-NMS算法的码率码长可配置LDPC码译码器,支持WIMAX标准LDPC码的译码。通过插入最短的额外时钟周期,使得更新后的节点信息得到了及时利用。采用一种工作于增量模式的基于填充算法的桶形移位寄存器结构,实现了对该标准中576、768、1152、2304 4种码长LDPC码译码的支持。结果表明所设计的译码器完全能满足WIMAX标准对数据吞吐率的要求。