摘要：给出了跳频系统中turbo码译码器的FPGA(field programmable gate array)实现方案.译码器采用了Max-Log-Map译码算法和模块化的设计方法,可以对不同帧长的turbo码进行译码.在Xilinx公司的FPGA芯片xc3s2000-4fg676上实现了帧长可变的turbo译码器.在帧长为1 024 bit、迭代5次条件下,该译码器时延为0.812 ms,数据吞吐量为1.261 Mbit/s.分别在高斯白噪声和部分频带噪声干扰两种信道环境中测试该turbo码译码器的误码率性能,在部分频带噪声干扰中使用了AGC(自动增益控制),结果表明,AGC有效提高了译码器在部分频带噪声干扰下的性能.

摘要：给出了基于SOVA算法的turbo译码器的硬件设计系统结构,通过对关键模块的硬件资源占有及译码时序的分析,提出了减少硬件资源、降低硬件功耗以及提高译码速度、减少译码时延的优化设计方案。采用NC Simulator的仿真分析以及Cyclone II系列FPGA芯片的硬件测试表明,该文提出的优化设计方案减少了约40%的硬件资源,且译码速度提高了约60%,达到了降低功耗和提高速度的双重功效。

摘要：turbo码以其几乎接近Shannon理论极限的译码性能而成为目前为止最好的信道编码方案。为了减少信道传输引起的误码,提高传输可靠性,设计了一种基于SOVA算法的turbo译码器,并介绍了turbo译码器在数据协调中的应用。与传统的turbo译码器相比,增加了两个权重模块,这样可提高译码的性能。同时,通过Matlab仿真,验证了所设计的turbo译码器功能的正确性。

摘要：turbo码的译码性能几乎接近shannon理论极限,实现turbo译码器对于降低信道传输的误码率、提高传输可靠性具有重要的意义。本文设计了一种基于SOVA算法的改进turbo译码器,并下载到Xilinx公司的Spartan-3S1500 FP-GA开发板上验证成功。turbo译码器的输入信息和输出信息通过FPGA板与PC机的通信获得。实验结果表明,所设计的turbo译码器是正确的。

摘要：本文介绍了码率可配置turbo译码器的FPGA设计与实现。可配置turbo译码器可灵活支持1/3、1/6、1/10三种码率,减少了器件使用规模和资源,并支持固定迭代次数译码和动态迭代译码。码率可配置turbo译码器最终在Xilinx公司的XC7K325T-2FFG900I芯片上实现。

摘要：turbo码的译码性能几乎接近shannon理论极限,实现turbo译码器对于降低信道传输的误码率、提高传输可靠性具有重要的意义。借助Xilinx EDK软硬件开发工具构建了一个turbo译码器和以太网络传输的SoPC系统,实现了网络通信下的turbo译码,并将所构建SoPC系统的硬件比特流和软件程序下载到Xilinx公司的Spartan-3S1500开发板上验证成功。实验结果表明,所设计的SoPC系统能实现数据的动态传输和信道纠错。

摘要：turbo码具有卓越的纠错性能,性能接近香农限,而且编译码的复杂度不高,因而在无线通讯中有非常广泛的应用。本文介绍一种面向3GPP协议基于Max-Log-MAP算法的turbo译码器设计方法,及其具体实施要点、测试方法和测试结果、实施效益等。