摘要：为了检测异步串行通信线上传输信号所采用的时钟波特率,文中提出一种基于检测信号波形特征参数的方法,用于分析计算可能的时钟波特率。相比传统检测法,文中方法对每种信号都能进行检测,不需要发送特定的信号,波特率计算准确,虽然占用的电路资源稍多,但检测效率高。首先对通信线路上每种信号波形进行分析研究,得到它们的特征参数,即每个波形都有确定的间隔数和间隔宽度比例;然后对这些参数进行归纳,得出约93%的波形都具有唯一的特征参数,只有7%的波形特征参数可能不唯一;最后,使用Verilog HDL语言设计实现uart波特率检测电路,包括信号边沿检测、信号边沿计数、有限状态机、信号脉冲宽度计数以及波特率计算等。仿真检测和FPGA开发板的下载验证结果表明,文中方法波特率检测正确,对于具有唯一特征参数的信号,能够给出成功检测的标志。

摘要：针对现有波特率检测法存在速度慢、设计繁琐等问题,提出基于FPGA采用特征值匹配法实现自适应波特率发生器的设计原理。该设计通过电平检测模块对串行通信线路上的一个脉冲周期进行采样计数,采用特征值匹配的方法得到串行线路数据波特率,然后再对数据进行中心采样,完成数据的传输。软件仿真和硬件模拟表明:该设计实现方法简单、精度高、速度快、占用资源少。

摘要：基于FT232R桥接芯片开发USB/uart接口是一种较为简便易行的设计方法,这种方法可以适合大多数的USB小型系统的应用。本文先简单介绍FT232R芯片工作原理和功能,而后进行了USB接口硬件电路设计。针对芯片厂商提供的不同驱动程序,通过示例介绍了基于两种驱动程序下的软件设计思路。

摘要：本文介绍了设计通用异步接收和发送器(uart),它是全双工的。由于其模块化设计,配置和极为小巧的尺寸,uart名为微型uart并且它是理想的片上系统芯片(So C)的应用。核心是可作为一种知识产权。Verilog硬件描述语言(HDL)在Altera的MAXPLUS二环境已用于设计,编辑和仿真。在使用Altera的FPGA技术中uart已得到实施。

摘要：针对工业控制器等对异步串行通讯应用的广泛需求,基于Verilog HDL语言设计了一种波特率、校验类型、帧长度等参数可灵活配置的uart模块,并采用Modelsim进行了行为级的功能仿真。同时搭建了基于FPGA器件的硬件环境,采用CPLD器件的通讯插件对该uart模块进行了单板测试验证工作。测试结果表明:该uart模块完全能够基于不同结构的PLD器件完成功能设计目标。另外采用该uart模块在国产PLD器件上完成了24小时环回丢包测试,未出现数据错误情况,从而验证了该uart模块功能的有效性及设计的通用性。

摘要：介绍了采用VHDL设计方法实现将uart功能嵌入到FPGA。介绍了uart的主要结构及其工作原理,使用硬件描述语言VHDL的文本编程方式实现了uart,并在软件平台Quartus II进行波形仿真,检测数据传输情况,使设计的正确性得到验证。

摘要：介绍了应用现场可编程门阵列(FPGA)设计和实现通用异步收发器uart的方法。采用有限状态机模型形式化描述了uart的功能,在此基础上用硬件描述语言VHDL编程实现了uart,并使用QuartusⅡ软件中的嵌入式逻辑分析仪SignalTapⅡ对数据传输进行了检测,验证了设计的正确性。

摘要：随着微电子技术的发展,IP核成为SOC IC设计技术的关键;uart(通用异步收发器)作为输入/输出系统中重要的基本组成部分,设计其IP核并嵌入SOC系统中具有十分重要的应用意义。采用自上而下的设计方法,设计系统各模块并集成、仿真,最后在Xilinx ISE 9.1i开发环境下进行了综合、仿真和FPGA器件下载进行硬件实现、验证。结果表明设计正确,功能稳定、可靠。uart IP核能很好的应用到SOC中去,具有很高的使用价值。

摘要：本文分析了通用异步收发器(uart)的功能特点。利用FPGA设计实现了uart的核心功能,包括波特率发生模块、发送模块和接收模块,并给出了仿真结果。程序下载到FPGA芯片中,通信数据完全正确。该设计不仅实现了异步通讯的主要功能,而且电路简单,工作稳定、可靠,可以将其灵活地嵌入到各个通信系统中。

摘要：介绍了基于Verilog HDL设计的uart模块,使用Verilog HDL语言将uart器件的核心功能描述成一个异步串行数字收发模块,并且在Modelsim上实现了其功能仿真。