摘要：针对存储转发系统数据随机性、不同接口之间时序异步的特点,提出了不同于典型平台的事物级数据结构和参考模型设计,构建基于System Verilog语言的通用验证方法学(uvm)的验证平台。验证结果表明,此验证平台能够灵活控制随机约束和验证进程,优化验证事务。该平台提高了验证的效率和验证平台的可重用性,较好地满足了超大规模可编程逻辑器件验证需要。

摘要：针对目前可穿戴设备上对存储设备性能要求高、体积小、功耗低等问题,在FPGA上实现了一款可拓展的高性能HyperRAM控制器,并引入Cache缓存加速设计,以提高对频繁访问数据的命中率和优化存储器访问模式,实现更高速的数据传输和优化的系统性能。运用uvm验证方法学和FPGA进行验证,结果表明,带有Cache缓存的HyperRAM控制器相较于普通HyperRAM,在读写连续地址时性能提高61%,并具有较好的可靠性与有效性,可为嵌入式系统提供高效、灵活的存储器解决方案。

摘要：介绍了一种基于uvm(Universal Verification Methodology)验证方法学的验证平台.该验证平台是针对基于自主知识产权的国产MCU C0的CPU卡芯片的功能验证需求所搭建的.该验证平台采用面向对象的层次化的建模方法,完成了符合ISO14443协议的验证事务,通用功能验证组件以及设计参考模型的建模;能实时监测设计中信号的变化,能实现在验证过程中验证结果的自动对比,能根据覆盖率调整验证的进程.验证结果表明,该验证平台具有复用性,提升了芯片验证的效率和可靠性.

摘要：为了使Viterbi译码器广泛地应用于更多标准中,结合前向回溯译码和滑窗流水技术,同时ACS(Add-CompareSelect)部件通过减规约的操作减少异或延迟,提出一种高性能可配置Viterbi译码器。该译码器支持1 2,1 3,1 4码率,约束长度在5~9之间,生成多项式任意配置等参数,同时支持GPRS,Wi MAX,IS-95 CDMA,LTE,CDMA 2000等多标准。在对译码器进行设计的基础上,基于uvm验证方法学搭建一种模块级验证平台,完成Viterbi译码器模块级的功能验证,覆盖率达到99.4%。利用Synopsys Design Compiler工具进行综合,面积为0.2 mm2;在28 nm工艺,500 MHz主频下,功耗为38.3 m W,吞吐率为1.06 Gbit/s。结果表明,此译码器具有很好的灵活可配性,在移动终端有很好的应用前景。

摘要：片间直连技术是服务器芯片设计领域的重要组成部分。论文以某品牌国产处理器为平台,借鉴PCIe的体系结构,提出了一种针对适合该品牌国产处理器的片间直连接口模块。与此同时,为了保证设计的正确性,论文还使用uvm验证方法学对直连接口模块的Mac层的逻辑进行了验证。实验结果表明,论文提出的直连接口模块能够在该品牌国产处理器上正确运行,并能够适应该处理器的各种工作场景,符合设计要求。

摘要：采用通用验证方法学(uvm)搭建验证平台,以AHB总线上挂载的存储控制器为验证对象,重点分析了uvm验证平台的设计;采用传统的定向验证方法将很难遍历到所有情况,而通过uvm验证平台能够产生受约束的随机激励信号,对存储控制器进行全面的验证,并能自动收集功能覆盖率和分析验证结果;验证结果表明,该验证平台能有效地查出设计缺陷,达到覆盖率要求,减少验证时间,提高验证效率,且具有良好的可配置性和可复用性。

摘要：半精度浮点数处理器HFPP(Half-Precision Floating Point Processor)是一种16位浮点数处理器。HFPP基于Verilog HDL实现了加减、乘、除、开方等运算,采用了BOOTH算法与华莱士树加法器,以及改进的开平方算法。验证方面采用了基于uvm(Universal Verification Methodology)的验证平台。最终结论表明,算法相比普通移位算法速度提高了50%~70%。覆盖率提高了50%。