摘要：设计了一个面向vliw多核向量处理器的快速、可扩展、精确的体系结构模拟器MVSim。设计了可扩展的vliw多核向量处理器模型、多级存储体系结构模型和多核性能模型;实现了指令集架构的节拍精准模拟,Cache、DMA和多核同步部件的高效功能模拟,采用多线程技术实现了多核处理器的高效和可扩展模拟。实验结果表明,MVSim能够准确模拟多核处理器的目标程序执行,模拟结果完全正确,具有良好的可扩展性。MVSim的平均模拟速度分别是RTL模拟和CCS的227倍和5倍,平均性能误差约为2.9%。

摘要：设计实现了面向软基带SOC芯片设计的仿真平台,支持快速搭建仿真系统,进行芯片架构设计及性能评估,支持软基带SOC设计的专用指令集处理器(ASIP)建模,支持软硬件界面划分及算法仿真优化。通过本平台的仿真,能够在设计初期对芯片体系结构和需要实现的功能算法进行快速模拟及评估,确定满足应用需求的最优的体系结构和片上资源的配置。并以LTE软基带芯片设计建模过程为例,说明了该仿真平台的有效性。

摘要：计算机体系结构的设计思想在近四十年间发生了深刻的变化,而指令格式的设计是计算机体系结构设计的一个重要环节。该文首先介绍了一种典型RISC体系结构的指令格式,然后以IA-64为例对基于vliw的指令格式进行了分析,并与RISC指令格式进行了比较,最后提出了一种新的基于vliw的指令格式。

摘要：本文提出一种新的基于vliw处理器的层次化数据通道的VLSI结构 ,通过独特的微码结构 ,十分方便地得到了具有可配置特征的高速数据通道的控制模型 ,模型能有效地改善系统扩展所需要的灵活性 ,适合构建高性能的媒体处理器阵列 .运用VHDL语言实现的硬件设计通过了系统仿真 .10 0MHz时钟频率下的最大数据吞吐率可达1 2 8Gbit/s .

摘要：以设计 32位vliw处理器原型为目标 ,详细分析了虚存管理中软硬件的分工协作 ,深入研究并解决了虚存管理子系统设计的三个核心问题 :处理器工作模式分类、虚地址空间划分以及控制协处理器设计 。

摘要：超长指令字(vliw)是高端DSP普遍采用的体系结构,vliwDSP在硬件上没有调度和冲突判决的机制,其性能的发挥完全依靠编译器的优化效果.基于可重定向编译基础设施IMPACT,为分簇vliwDSPYHFT-D4设计与实现了优化编译器.其中着重讨论了可重定向信息的定义、代码注释、SIMD指令的支持、分簇寄存器分配以及指令级并行开发和资源冲突解决等内容.实验结果表明该编译器可以达到较好的优化效果.

摘要：本文基于斯坦福大学设计的KernelC编译器ISCD[1],针对64位流处理器体系结构,设计实现了其核心vliw编译器,并针对高性能计算应用需求进行优化,实现了分布式寄存器负载均衡和指令自动合并技术。实验结果表明,该编译器能够很好地开发程序中的并行性,具有较高的效率。

摘要：本文在研究超长指令字 (VL IW)体系结构的基础上 ,总结了 VL IW体系结构的指令结构特征、处理器结构特征和执行特征 ,通过比较 VL IW体系结构微处理器模拟器的两种设计方案 ,选定以结构为基础设计模拟器的方案 ,并解决了模拟器的设计难点——串并行冲突的问题 .

摘要：介绍了基于DSP的H.264编码器实现硬件设计,对其关键部分作了功能说明,给出了基于DSP的软件设计思想,提出了多参考帧的运动估计快速算法———三维菱形搜索法(TDDS)。

摘要：在研究了基于vliw体系结构DSP的特点基础上,通过对寄存器堆的组织结构、组成单元、功能实现等方面的分析,提出了该结构寄存器堆的设计方案。该方案实现了多组数据的正确并行读写操作,满足了vliw体系结构的CPU对多数据流处理的要求。该方案针对vliw体系结构采用流水线操作、条件执行的特点,通过对写入数据分别采用写控制信号的方法,实现流水线阻塞和指令的条件执行。由于vliw体系结构具有很多共性,该方案可以根据具体的硬件进行修改,具有很好的可移植性。