摘要：文章结合CSCW理论与vlsiCAD技术,介绍了一种基于WEB的远程vlsi协同设计的网络平台,提出在WEB上实现vlsi协同设计系统要满足的要求,并给出具体实施的模型框架,指出了实施的关键技术。

摘要：In this paper we present a motion compensation (MC) design for the newest Audio Video coding Standard (AVS) of China. Because of compression-efficient techniques of variable block size (VBS) and sub-pixel interpolation, intensive pixel calculation and huge memory access are required. We propose a parallel serial filtering mixed luma interpolation data flow and a three-stage multiplication free chroma interpolation scheme. Compared to the conventional designs, the integrated architecture supports about 2.7 times filtering throughput. The proposed MC design utilizes Vertical Z processing order for reference data re-use and saves up to 30% memory bandwidth. The whole design requires 44.3k gates when synthesized at 108 MHz clock frequency using 0.18-μm CMOS technology and can support up to 1920×1088@30 fps AVS HDTV video decoding.

摘要：This article shows the recent developments on orthogonal draw-ings of graphs which have applications for the automation of vlsi circuit ***, a number of problems are posed for further research.

摘要：With the rapid development of deep submicron (DSM) vlsi circuit designs, many issues such as time closure and power consumption are making the physical designs more and more challenging. In this review paper we provide readers with some recent progress of the vlsi physical designs. The recent developments of floorplanning and placement, interconnect effects, modeling and delay, buffer insertion and wire sizing, circuit order reduction, power grid analysis, parasitic extraction, and clock signal distribution are briefly reviewed.

摘要：超大规模集成电路技术的迅猛发展迫切需要高性能CAD工具——电子设计自动化软件工具的支持布局是布图设计中一个极为重要的环节目前,在深亚微米、超深亚微米工艺下的超大规模、甚大规模集成电路设计中,布局结果的好坏直接影响整个布图设计,因此如何高效地表示布局结构。

摘要：通过算法级分析和对比RSA原始算法以及改进型模幂模乘算法,提出了一种双重流水线结构的RSA密码协处理器体系结构,该结构具备高速、可配置性能·基于该体系结构,可以根据不同的用户需求,方便地设计出支持各种速度和密钥长度的RSA密码处理器·该体系结构尤其适用于设计高速、高位宽RSA密码芯片;同时其可配置性能也可以满足低速、高位数、高安全性RSA系统的市场需求·另外,基于该体系结构设计的RSA加密IP,非常适合SoC的芯片设计·最后,基于该体系结构设计了一款高速1024b RSA密码加密芯片,采用0·18μm标准单元库设计,实现结果显示,芯片在150MHz时钟频率下能完成每秒5000次1024b RSA加密运算,是国内同类产品中速度最快的·

摘要：介绍国内首次设计和开发的超大规模集成电路生产计算机辅助制造（ＶＬＳＩ－ＣＡＭ）系统。描述了集成电路（ＩＣ）芯片生产计算机管理系统的软件结构，工艺管理模式，生产调度原则，ＩＣ生产质量管理等。该系统可以小型机或４８６微机为主机，配置多台中西文图形终端及３８６／４８６微机，形成多用户系统与局域网并存的硬件环境。采用ＯＲＡＣＬＥ和ＳＹＢＡＳＥ数据库系统设计开发了两套系统。并已在国内外几家集成电路生产工厂安装使用，取得了很大的经济效益。

摘要：提出了一个ＭＰＥＧ２ 视频解码中变长码解码的ＶＬＳＩ设计．采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计，使得每个周期解一个变长码的码字，保证了ＭＰＥＧ２ ＭＰ＠ ＭＬ的实时解码，并为更复杂的应用提供了扩展的余地．

摘要：基于算术加法测试生成,提出了vlsi中加法器的一种自测试方案:加法器产生自身所需的所有测试矢量.通过优化测试矢量的初值改进这些测试矢量,提高了其故障侦查、定位能力.借助于测试矢量左移、逻辑与操作等方式对加法器自测试进行了设计.对8位、16位、32位行波、超前进位加法器的实验结果表明,该自测试能实现单、双固定型故障的完全测试,其单、双故障定位率分别达到了95.570%,72.656%以上.该自测试方案可实施真速测试且不会降低电路的原有性能,其测试时间与加法器长度无关.

摘要：基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA)工具进行了模拟和验证 .结果表明 ,方案满足 MPEG-2解码的要求 ,可用于 MPEG-2的