摘要：提出一种基于提升算法,实现JPEG2000编码系统中二维离散小波变换(DWT)的高效实时并行VL SI结构设计方法.利用该方法所得结构使行和列滤波器同时进行滤波,用少量行缓存代替大量中间存储空间,用优化的移位加操作替代乘法操作.整个结构采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,增加了硬件资源利用率,加快了变换速度,减小了电路的规模.二维离散小波滤波器结构已经过VerilogHDL行为级仿真验证,并可作为单独的IP核应用于正在开发的JPEG2000图像编、解码芯片中.

摘要：随着vlsi向深亚微米发展 ,需要快速而精确地计算互连寄生电容以保证高性能电路设计的正确性 .本文介绍一个单介质准三维电容提取软件 .在位势理论建立的间接边界积分方程中 ,它在导体表面采用线电荷近似面电荷的思想简化 3 D结构 ,并采用多极加速法进一步降低计算复杂度 .由于既保留了三维形体的空间架构 ,又使大量电荷积分降为一维 ,取得了精度与速度的良好平衡 .数值计算结果表明 ,其计算复杂性为O(n) 。

摘要：研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位平面并行编码;每次仅需读入一列新的数据,即可实现编码循环.据此设计了三级流水线的全并行电路结构,仅需259个周期就可处理完32×32的小波子带,同时保持了较低的硬件开销.FPGA综合结果表明,系统时钟可以综合到76.355 MHz,达到301.9Mcoefficient/sec的处理能力,可满足现有图像实时处理要求.

摘要：当前的ＶＬＳＩ数字信号处理器都以乘加器为运算单元，去完成各种正交变换，常会遇到稳定性问题。该文提出了一类新型的以快速旋转器为运算核的ＶＬＳＩ变换微处理器，它能以最佳的数值稳定性高效地完成用Ｇｉｖｅｎｓ旋转序列实现的各种正交变换。结合图像处理应用的实际需要，设计了包含三个并行的ＴＦＥ变换机的ＰＴＦＥ试验芯片，采用０．８μｍ双层金属ＣＭＯＳ工艺制造，测试表明，功能正确，工作频率达到４０ＭＨｚ，具有高达９６０×１０６ｓ－１移加的运算吞吐率。芯片具有高度的灵活性、可编程性和可扩展性。与该芯片配合，开发了一个针对图像处理中常用变换、按照ＰＴＦＥ硬件控制信号格式产生指令序列的编译器。

摘要：基于提升的小波变换算法,提出了一种新的功率面积有效的5-3和9-7小波变换的vlsi实现结构。采用时分复用和嵌入式并行流水线技术优化设计结构,有效地减少了所用乘法器、加法器运算单元和寄存器单元数量,以及对存储器的访问次数,从而有效地减少系统占用面积和功耗。系统实现了每一个时钟产生一个输出,输入信号的细节分量和近似分量交替输出。该结构具有简单、规则,以及扩展性好的特点,非常适合于vlsi设计实现。

摘要：介绍了一个采用异步电路设计的低功耗微控制器的电路结构及其 VL SI的实现 .该设计利用异步电路具有的低功耗特性 ,用异步逻辑设计并实现了一个 8位低功耗微控制器 .该微控制器与用传统同步方法设计 PIC16 C6 1的指令集兼容 ,功能相仿 ,在 CHARTERED0 .6 μm的工艺条件下 ,平均功耗只有 PIC16 C6 1的 16 % .

摘要：插值滤波器的设计是全数字接收机中码元同步算法的关键技术.本文主要探求一种适合于vlsi实现的插值滤波器结构,在拉格朗日立方插值滤波器的Farrow结构基础上,融入了流水线技术和并行处理技术以提高滤波器运算速率.对改进后的结构与原结构进行复杂度对比、运算速率对比和功耗对比,并在FPGA上实现.仿真与实现结果表明,该结构有着更快的运行速度、更低的功耗.

摘要：随着芯片面积的增加及电路复杂性的增强，芯片的成品率逐渐下降，为了保证合理的成品率，人们将容错技术结合入了集成电路。文中首先概述了缺陷及其分布，然后概述了容错技术，并详细地叙述了动态容错技术中的两个关键问题：故障诊断及冗余单元的分配问题。

摘要：在集成化软件工程支撑环境“青鸟”系统上，基于模拟退火实现了ＶＬＳＩ的布图规划算法，算法能够处理矩形和Ｌ型模块．使用面向对象方法开发软件，显著缩短了程序的设计过程，利用青鸟系统支持开发，明显地提高了系统的开发效率．

摘要：以硬件代价优化为目的,对H.264宏块级的VBSME SAD vlsi结构进行了详细的分析,提出一种像素平滑重采样的SAD算法及其vlsi结构.该算法先将当前块和参考块像素划分成2×2的子块进行平滑和重采样,再进行7种可变块大小的SAD运算,以有效地降低SAD运算中级联加法器的深度和宽度,减少硬件代价.实验结果表明,该算法的编码性能与SAD标准算法的RDO曲线相比偏差小于1%,而硬件面积和功耗在不同的综合时钟频率下可节省53%以上.鉴于其优良的硬件性能,文中算法及其结构非常适合高并行度的H.264 vlsi解决方案.