摘要：目的:为了实现用一种较为简便的方法来设计医用全自动真空灭菌器的程控器,运用目前应用较为广泛的verilog硬件描述语言实现这种程控器的设计。方法:通过编写较为简便的电路描述语言,在Altera公司的EDA软件平台MAX+PLUSⅡ环境下通过编译流程。结果:通过程序运行仿真,能实现全自动真空灭菌器完整的自动控制过程,此程控器完全达到了设计要求。结论:运用verilog HDL等硬件描述语言进行大规模数字系统的设计,是当前EDA技术发展的趋势,同时是具有广阔前景的集成电路开发工具。

摘要：文中提出虚拟数字存储示波器控制单元的设计方法和硬件软件化的设计思路。采用verilog硬件描述语言设计,用EDA工具进行综合与仿真,在单片FPGA上实现虚拟数字存储示波器控制单元电路。

摘要：介绍了等精度测量频率的原理,利用verilog硬件描述语言设计实现了频率计内部功能模块,对传统的等精度测量方法进行了改进,增加了测量脉冲宽度的功能;采用AT89S51单片机进行数据运算处理,利用液晶显示器对测量的频率、周期、占空比进行实时显示,可读性好。充分发挥FPGA(现场可编程门阵列)的高速数据采集能力和单片机的高效计算与控制能力,使两者有机地结合起来。在QuartusⅡ6.0 EDA(电子设计自动化)开发平台上进行仿真、测试,并最终下载到FPGA芯片内部。系统测量精度高,实时性好,具有很好的应用前景。

摘要：为有效解决弹光调制(Photoelastic Modulation)傅里叶变换光谱仪数据量大,调制干涉信号频率高,所需采集速度高的问题,提出了一种基于FPGA和模数转换器件AD9224相结合的高速数据采集方案。该方案在分析AD数据采集工作模式的基础上,在Xilinx ISE 12.4的开发环境中,利用verilog硬件描述语言编程,对数据的高速采集进行了设计输入和仿真验证,实现了AD9224在FPGA控制下的高速信号采集,采集速度为40M,通过设计采集存储控制板实现了硬件测试,验证了该设计的可行性和准确性,实现了弹光调制傅里叶变换光谱仪高速数据采集,数据的快速传输与上位机显示。

摘要：为了降低生物芯片的制作成本,使其能批量生产,可采用一种优秀的硬件描述语言Ver ilogHDL进行开发 用verilogHDL开发生物芯片,根据自身的设计思路形式化抽象表示电路的结构和行为能提高电路设计效率、缩短芯片制作周期、降低芯片的制作成本,并为大规模批量生产提供有利的条件。

摘要：Turbo码的应用使得信道编码技术发生了革命性的变化,其译码性能距离Shannon极限只有0.7dB,因而被广泛用于功率受限的无线信道。针对3GPPTS25.212协议给出的WCDMA系统中的Turbo编码器结构,提出了一种硬件实现方法,用verilogHDL语言描述了译码器各功能模块,并在activeHDL中实现了编译和仿真。

摘要：以Xilinx公司Spartan_Ⅱ系列XC2S200芯片为FPGA控制单板的核心,设计必要的外围扩展电路,包括A/D、D/A、液晶显示、二极管指示、串行通讯、按键等模块来构成雷达模拟器控制系统。重点阐述了控制系统中的重复频率设置及多站触发控制和指示这一主要功能模块的设计方法及实现过程。控制系统运用verilog硬件描述语言编程,在ModelSimSE平台下进行功能的仿真,实现了硬件设计软件化。经过仿真及硬件测试表明:基于FPGA技术的硬件设计方案能够实现控制系统分频功能,实时性好,可靠性高。

摘要：以时域有限差分法的二维形式为例,用verilog HDL语言加以实现.采用32位单精度浮点数进行加减法和乘法运算,以保证计算的精度.通过modelsim软件仿真,以Altera FPGA的硬件实现来确保设计的正确性.实验结果显示,基于FPGA的时域有限差分法硬件实现方法对提高速度效果明显,是提高算法性能的有效途径.

摘要：DDR SDRAM，因其拥有较之SDRAM为两倍的数据读、写速率，已经成为存储器的主流，并得到了广泛的应用，尤其在高速、高精度、高存储深度的数据采集系统中。本文在分析了DDR SDRAM工作原理的基础上，预先在FPGA上利用verilog硬件描述语言设计实现了DDR SDRAM的读、写以及刷新，给出了DDR SDRAM控制器的状态转换图及结构框图，为进一步与微控制器或数字信号处理器的连接创造条件。目前该控制器已经研制完毕，进一步还可以集成到数据采集系统中。

摘要：误码测试仪是检测通信系统可靠性的重要设备。传统的误码测试仪基于CPLD和CPU协同工作,不仅结构复杂,价格昂贵,而且不方便携带。基于FPGA的高速误码测试仪,采用FPGA来完成控制和测试模块的一体化设计,提高了系统功能扩展性和系统的集成度,使得各个功能模块在不改动硬件电路的情况下可以相应变化。在发送端发送m序列作为测试数据,其测试速率最高可达到155 Mb/s。由于将物理层上的各协议层的功能集中到FPGA内部实现,减少了硬件和软件的设计复杂度,并且缩短了系统的开发的周期,具有可升级的特点。