摘要：OpenCV是一个用于PC端图像处理、分析方面的开源函数库.为解决OpenCV对PC端资源依赖程度高、耗时长等问题,研究按照Vivado HLS规范,将C++编写的OpenCV程序封装成Verilog IP核,并导入ZYNQ的PL中;再结合Xilinx官方提供的IP核库,以及通过ADI的LCD控制器-ADV7511,实现了基于Xilinx APSOC平台-ZYNQ,实时硬件加速OpenCV图像处理的高清显示系统设计.实验结果表明:对OpenCV中的Rgb2Gray、Sobel、Threshold等算法实现了硬件加速,处理一幅图像共计耗时11.12 ms,各硬件模块内部资源占用率为1%至3%;而传统PC端运行OpenCV相应算法、处理同一图像耗时为375 ms.硬件加速后的高清显示系统能通过HDMI接口清晰、低延时地显示高清图像.

摘要：提出一种通过HLS(High Level Synthesis,高层次综合)技术快速将BP神经网络硬件化的方法,并结合曲度传感器和惯性测量单元设计了一套识别率较高的手语识别系统。利用HLS技术将用于识别的BP神经网络实现于XilinxZynq全可编程SoC的PL(可编程逻辑)端,并在资源和时序上做出优化。实验结果表明,使用HLS技术设计的手语识别系统能够在更高的抽象层面完成算法设计和实现,在FPGA中可以高效地实现BP神经网络,相较于传统的RTL设计而言,设计周期大大缩短,系统对10种手语的识别情况达到了理论准确率的水平。

摘要：针对传统嵌入式处理器处理高清图像时功耗高、延时长以及数据存储带宽受限等问题,文中提出了对软件进行硬件加速以提高图像处理系统计算性能的方案。该设计采用Xilinx高层次综合工具Vivado HLS,通过软硬件协同设计将Open CV及C++编写的算法程序转化为RTL硬件。设计成果显示,该方案有效的提高了系统的计算性能,并且缩短了硬件开发周期。

摘要：随着机器视觉技术的不断发展,人们对多种图像处理的功能集成性和实时性要求越来越高,FPGA在实现图像处理中已经得到了广泛的应用。虽然FPGA能进行实时流水线运算,但它用Verilog或VHDL硬件描述语言进行开发,具有开发周期长、难度大、成本高以及调试困难等缺点。针对该问题,采用Xilinx公司新推出的高层次综合工具Vivado HLS,完成了图像预处理IP核设计,该IP核能实现3种不同图像预处理,并且能够实现功能的切换。实验结果表明,在ZC702开发板上验证了该设计可以通过单独的IP核能实现多种图像预处理,并能根据实际需求切换多种功能。