摘要：介绍了FPGA内嵌的PCI Express硬核端点模块和wishbone片上总线规范。应用VHDL语言,编程实现了wishbone总线的主从端口,以及TLP包的编码和解码功能。在FPGA上运行程序并使用Chipscope测试时序波形,验证了接口数据传输的稳定性和正确性。

摘要：介绍了基于IP的可重用的SOC设计方法;选用MC8051IP核为核心控制器,自主开发了UARTIP核、I2CIP核、USBIP核,采用wishbone片上总线架构,集成了一个MCU系统;同时设计了针对此MCU系统的微机调试软件和硬件调试器,并实现了MCU系统的FPGA验证和整个系统的功能验证。设计中采用了开发8051行为模型的方式,缩短了系统仿真的时间;而USBIP核设计则采用双缓冲区结构,方便了系统集成,提高了传输速度。

摘要：通用IO接口是SoC系统中非常重要的一种外围端口。本文完成了一种基于wishbone总线的GPIO_WB控制器IP核的逻辑设计和物理实现,较具体地介绍了GPIO_WBIP核的体系结构以及wishbone接口和DMA传输方式的设计方案,并对所设计实现的GPIO_WB性能及可重用性做了分析,结论表明,与已有的通用IO接口IP核相比,GPIO_WBIP核具有性能高、实现代价小、硬件简单、可重用性好、易于扩展等优点。

摘要：介绍了龙芯2号增强型处理器(以下简称龙芯2E)配套北桥的总体架构、模块互连以及各个模块的设计和优化工作。测试结果表明,优化使龙芯2E系统的FTP上传带宽提升了36.6%,系统的整体性能达到了In-tel Pentium4 1.4 GHz的水平并足以胜任各种格式流媒体的解码和播放。

摘要：随着SoC(Systemon Chip,片上系统)技术与IP复用技术的发展与应用,SoC平台与系统IP核的验证面临着越来越大的困难。本文以32位微处理器AEMB为核心,以wishbone总线作为系统总线,构建了一个基本的SoC硬件平台;在CycloneIIFPGA上进行了实际验证,证明了硬件平台的正确性;并在该硬件平台上移植了μC/OS-Ⅱ实时操作系统,以方便在平台上的开发与应用。

摘要：采用行列分解法实现了二维DCT变换,其一维DCT采用Loeffler算法结构,结合位宽优化与CSD乘法优化,在FPGA芯片上无内嵌硬件乘法器情况下,一维DCT计算模块仅需要1504LUTs;有内嵌硬件乘法器情况下,仅需要688LUTs与22个内嵌9*9乘法器。将二维DCT计算模块封装为wishbone接口的IP核,在AlteraDE2-70开发板上实测二维DCT计算速度是软件快速DCT算法的296倍,可应用于JPEG图像处理、音频处理等场合。