摘要：基于有限域上多项式乘法理论,采用高层次设计方法,采用CPLD实现了GF(28)上8位快速乘法器,利用XILINX公司的FoundationSeries3.1i集成设计环境完成了快速乘法器的VHDL源代码输入、功能仿真、布局与布线、时序仿真,并用xc9572PC84可编程逻辑芯片验证了该电路设计。该乘法器可以应用于RS(255,223)码编/译码器。

摘要：设计了能纠正一个符号错误的 RS(Reed-Solomon)译码器,给出了该译码器的 VHDL 模型。利用XILINX 公司的 Foundation Series 3.1i 集成设计环境完成了该 RS 译码器的 VHDL 源代码输入、功能仿真、布局与布线、时序仿真, 并用 xc4005EPC84可编程逻辑芯片实现了电路设计。

摘要：在分析有限域运算的基础上,设计了能纠正1个符号内4位错误的RS编码器,并给出了VHDL电路模型。利用XILINX公司的ISE5.2集成设计环境完成了该RS编码器的原理图输入、VHDL源代码输入、功能仿真、布局与布线和时序仿真,并用xc9572PC84可编程逻辑芯片实现了该电路设计。

摘要：介绍基于精简指令计算机技术的8位微处理器的设计与实现,主要包括指令集取指、 分析、执行、回写单元的设计;以及取指、执行、回写三级流水线技术的实现。微处理器包 含8个基本部件:时钟发生器、指令寄存器、累加器、算术逻辑运算单元、数据控制器、状 态控制器、程序计数器、地址译码器。设计使用可综合的Verilog HDL语言描述,采用Xilinx 公司最新的集成开发工具软件ISE 6.2及该公司的xc9572 Flash工艺CPLD器件和Modelsim 验证实现。

摘要：现代网络与通信技术高速发展,对信息安全提出了更高的要求,实现高速可靠的数据加密越来越重要.通过对DES加密技术的研究,优化DES加解密算法,运用流水线技术,采用并行处理,在单片廉价FPGA(xc2S50)上设计实现了高速通用的DES加解密芯片.

摘要：超宽带(UWB)通信系统因为高速率、低功耗、宽带宽等特点受到广泛的关注,超宽带系统 直接使用脉冲来通信,无需使用载波,这使得可以使用全数字方式来实现超宽带系统,文章给出了在 超大规模FPGA Virtex-Ⅱ PRO xc2VP50上实现超宽带基带系统的完整解决方案,方案具有全数字、可 重用及可动态配置等特点。

摘要：从近期的市场情况来看,用户的需求已经不再是简单地追求性能,而是更看重功能、易用性甚至是外观,目前市场上热销的“准系统”就是个很好的例子。准系统与品牌PC相比,给予用户的自由度更大,用户可以根据自己的实际需要选择相关配件;同时,准系统的外形设计要比市面上零售的机箱更（共1页)