摘要：cache作为处理器和系统总线之间的桥梁,是芯片功耗的主要来源,低功耗cache设计在嵌入式芯片设计中具有重要意义.传统cache设计一般依赖于特定体系结构,难以在不同的系统中进行集成,通用性差.本文提出了一种低功耗高效率的AHB-AXI双总线结构联合cache的IP设计.实验结果显示,本设计可以显著降低cache功耗和提高系统性能.

摘要：实践表明，大规模并行处理系统（ｍａｓｓｉｖｅｌｙｐａｒａｌｅｌｐｒｏｃｅｓｉｎｇｓｙｓｔｅｍ，ＭＰＰ）的实际有效速度与其理论峰值速度往往存在着较大差距，有时仅能达到峰值速度的２５％左右．鉴于目前许多领域的高性能科学计算都要把ＭＰＰ系统作为主要的实现工具，因此上述问题已引起国内外专家的普遍关注．文中讨论了影响大规模并行处理系统有效速度主要因素之一的Ｃａｃｈｅ缺失问题，并以ＥｘｅｍｐｌａｒＳＰＰ１２００／ＸＡ为例，在层次算法和可定域性两个方面实验并总结了提高系统应用性能的若干程序设计方法．

摘要：本文针对一种面向高密度计算的异构多核SoC系统,提出了一种层次化的共享二级存储结构(L2-cache),以缓解系统数据处理速度与外部存储间的速度差异.所设计的层次化存储结构提供对象数据缓存功能,利用计数替换策略,减少二级存储污染,提高有效数据命中率;在计算时间间隙实现数据准确预读取和L2-主存同步操作,增加有效存储带宽.最终测试结果表明,采用层次化存储结构的设计兼顾了不同访存比应用的数据访存特性,平均访存性能提高31.1%,不同规模的矩阵运算最高获得1.573的加速比,整体任务计算时间平均减少了27.8%.

摘要：本文介绍了一种基于32位整数单元的片上cache存储体系结构设计的方案。作为SOC平台的核心部件,本设计中所有模块均自行设计,采用自顶向下的设计方法,应用Verilog HDL硬件描述语言进行设计,总线接口符合AMBATM总线规范(Rev 2.0)。为了对设计功能的有效性进行验证,还设计了一个基于AMBATM总线协议的通用SOC的系统虚拟验证平台,利用该平台对相关模型进行了调试和仿真。仿真结果表明,设计达到预期的功能要求。

摘要：A 1.8-V 64-kb four-way set-associative CMOS cache memory implemented by 0.18μm/1.8V 1P6M logic CMOS technology for a super performance 32-b RISC microprocessor is *** comparison,a conventional parallel access cache with the same storage and organization is also designed and simulated using the same *** results indicate that by using sequential access,power reduction of 26% on a cache hit and 35% on a cache miss is ***-speed approaches including modified current-mode sense amplifier and split dynamic tag comparators are adopted to achieve fast data *** results indicate that a typical clock to data access of 2.7ns is achieved...

摘要：介绍了在清华大学计算机系开发的计算机远程硬件实验系统上进行的远程CPU设计,设计了一个4级流水线的CPU,能够支持算术运算、逻辑运算、条件转移、访问内存等功能。通过CPU的设计、调试,加深学生对于硬件编程、CPU流水线结构、数据相关处理、存储系统的执行方式等很多方面的理解和认识。

摘要：以龙芯1号处理器为研究对象,探讨了嵌入式处理器中降低cache缺失代价的设计方法.通过分析处理器的结构特征,本文实现了在关键字优先基础上一次缺失下命中的非阻塞数据cache,可以将处理器平均性能提高3.9%.同时利用局部性原理,在关键字优先非阻塞数据cache的基础上,本文提出了一种类非阻塞的指令cache设计方法,可以降低指令cache的缺失代价,以较小的实现代价进一步将处理器平均性能提高7.7%.通过本文的工作,可以同时降低指令cache和数据cache的缺失代价,处理器的平均性能提高了11.6%.

摘要：为加速循环程序执行,提出了固定指令多数据流计算模型,并设计了一个单芯片阵列处理器体系结构.如果采用传统的数据取,将带来存储网络中大量的数据流动,随之而来的是冲突的频繁出现和不断增长的存储带宽需求.为此采用了数据打包传递技术.实践证明,这种技术可以显著减少网络冲突,降低存储带宽需求.

摘要：提出一个面向堆栈数据访问的专用Ｓｔａｃｋ－Ｃａｃｈｅ，它以比通用型Ｃａｃｈｅ低一半的页面置换开销，获得比通用型Ｃａｃｈｅ高得多的访问命中率．本文阐述了Ｓｔａｃｋ－Ｃａｃｈｅ的设计思想。

摘要：随着半导体技术的发展,芯片上的功率密度也逐渐增大,这使得功耗问题在芯片设计时越来越受到人们的关注。片上cache是处理器芯片中的主要功耗源之一,采用低功耗cache可有效降低处理器整体功耗。对低功耗cache设计进行了研究。介绍了当前低功耗cache设计的主要方法和一种低功耗可重构的数据cache的体系结构及相应的重构算法。给出了一种新的重构算法——Low-High Boundary(LHB)算法。实验表明LHB算法在性能和功耗上均优于原算法。