摘要：随着现代企业应用开发的规模越来越大,系统的性能与可伸缩性对系统的成败起着越来越重要的作用。在整个分层的企业级应用架构中,数据库层的访问速度通常会成为整个系统的瓶颈。采用cache技术将已访问的数据缓存在应用层,从而减少数据库访问的负载量,可以使系统的性能与可伸缩性得到根本性的提高。在吸取了前人cache开发经验的基础上,我们设计了Dartcache,它是一套基于哈希表的分布式cache系统。经实验证明,Dartcache使系统的性能与可伸缩性都得到了根本性的提高。

摘要："存储墙"问题是高性能处理器设计必须跨越的障碍之一,高效、智能的cache系统是处理器存储体系的关键因素。具有分支预测能力的处理器在猜测执行分支路径上访存指令时取回的存储器数据所导致的cache污染会显著影响cache和处理器性能。分析了猜测执行和cache数据污染对处理器性能的影响,在此基础上结合分支预测机制的特征提出了一种基于分支路径跟踪的cache污染控制技术——Contra,通过构建分支路径跟踪表对猜测路径写入cache的数据进行跟踪,并对这些数据的存储、访问和替换过程进行控制,有效地避免了污染数据对cache效率的影响,提升了处理器存储系统的性能。仿真结果表明,Contra技术相对于baseline结构来说,L1 D-cache命中率提升幅度为0.03%～6.69%,平均提升为1.80%;IPC的提升幅度为0.01%～6.60%,平均提升为2.56%。

摘要：论文针对嵌入式CPU设计方法的特点,提出了两个层次的cache全局性能优化方法。一个是应用程序层次,即基于编译技术的以循环和数据变换理论为基础的优化数据位置的全局优化方法;另一个是系统层次,即优化cache索引的全局优化方法。这些方法对嵌入式CPU的设计具有重要的指导作用,能有效地提高嵌入式系统的整体性能。

摘要：针对多核处理器规模化数据访存与并行线程交叉数据使用的特性,提出了一种可重构cache的设计方案,包含其基本硬件逻辑结构和工作机制;同时提出了一种可在线动态重构cache结构配置字生成的DCAC配置方法。实验证明,上述设计方案配合在线配置方法工作,能有效实现多核处理器系统根据不同的应用实时地配置共享cache的组相联度,使得近处理器内核的cache系统有效提升了命中率,在硬件开销增加4.07%的情况下,缺失代价平均下降约16.13%,从而达到了多核处理器性能优化的目标。

摘要：随着集成电路行业的不断发展,芯片设计规模空前增长,功能也越来越复杂,使得验证的难度和重要性日益增大。在此提出一种由System Verilog语言搭建的基于VMM的一种面向对象的验证平台。该验证平台主要使用覆盖率驱动的验证技术,并结合可约束随机测试和记分板技术,对一款多核处理器芯片中的L2 cache进行功能验证。最后对验证平台的可重用性进行研究。实验结果表明,验证平台具有良好的激励生成机制,能够对L2 cache模块的功能进行全面的验证;同时,验证平台经过少量更改就可以在基于标准的AXI接口的So C验证平台之间重用,极大地提高了验证效率,缩短了验证时间。

摘要：近年来,随着计算机网络技术和多媒体技术的发展,视频点播服务已逐渐成为现实。分布式VOD(VideoOnDemand)服务器系统的提出是为了支持更多的大量并发数据流,和单一服务器相比,这样的结构拥有更好的使用效率、可靠性和可扩展性。协作缓存CC(cooperativecache)技术将各服务器的内存协调工作,形成全局的cache。这样的结构不仅充分发挥了分布式VOD服务器结构的特点,同时也增大cache容量,提高系统全局命中率,从而提高了系统效率。该文在协作缓存技术基础上,针对流媒体和VOD系统的特点,提出了GBBcache替换算法。该算法以数据块的生命周期作为出发点,充分考虑了现有用户和请求接入用户的服务需求,提高了内存使用效率。笔者对该算法进行了理论分析,并证明了它在性能上与传统的cache替换算法相比的优越性。

摘要：非阻塞cache是指cache在等待预取数据返回时,还能继续提供指令和数据.首先分析了多线程非阻塞cache的处理器需求,然后提出其时序要求和一种实现方案.利用SystemVerilog对该方案进行RTL级建模和性能评估.仿真结果表明,该方案可以很好地应用于多线程、乱序执行处理器的指令引擎设计之中.

摘要：Ｃａｃｈｅ的一致性问题是多处理机系统的一个重要问题。本文首先提出在多处理机系统中，主存与各处理机私有Ｃａｃｈｅ之间及各私有Ｃａｃｈｅ之间的存在数据不一致问题。对解决不一致性的方法：监视法、目录法、软件方法等进行了详细的定性分析；指出了各种方法的优缺点，供设计者参考；同时提出用软件和硬件相结合的方法，更能有效地解决Ｃａｃｈｅ不一致性问题。

摘要：在嵌入式处理器中,cache的功耗所占的比重越来越大。为降低嵌入式系统中混合cache的功耗,引入一种基于程序段的重构算法——PPBRA,并提出一种新的基于分类访问的可重构混合cache结构,该方案能够根据不同程序段对cache容量的需求,动态地分配混合cache的指令路数和数据路数,还能够对混合cache进行分类访问,过滤对不必要路的访问,从而实现降低混合cache的功耗的目的。Mibench仿真结果表明,该方案在有效降低cache功耗的同时,还能提高cache的综合性能。

摘要：本文介绍了采用非易失写缓存解决RAID5小写问题的设计和实现,该方法通过对cache数据结构的精心组织和采用事务机制对cache进行修改。我们用单片NVRAM实现了高可用的磁盘阵列cache。