摘要：从网站缓存实现机制入手,分析了cache一致性对网站缓存效率的影响,重点讨论了一种通过服务器集群实现基于网站为单位的缓存设计,缓存不再针对具体的文件而是以整个网站为单位来进行查询和替换,更好地保证了cache一致性原则在缓存设计中的体现。

摘要：在互联网国际出入口部署Web cache系统,存储国外互联网中的热点内容或特定内容,通过重定向机制引导国内用户的访问请求到Web cache系统。当命中访问请求内容后,由Web cache系统直接为国内用户提供国外热点内容服务,从而提升国内用户访问国外内容的速度和业务质量,有效缓解国际出入口链路的拥塞问题。

摘要：在分析cache性能的基础上介绍了当前低功耗cache的设计方法,提出了一种可重构cache模型和动态可重构算法。cache模型能够在程序运行过程中改变相联度和大小,动态可重构算法能够在运行时针对不同的应用程序对可重构cache进行配置。通过对cache的动态配置,不仅可以提高cache命中率,还能够有效降低处理器的功耗。

摘要：通过高速缓冲存储器技术是现代处理器设计中的核心技术之一。本文详细讨论了cache设计中的重要内容,包括cache设计的基本问题,cache性能分析。

摘要：在一种DSP指令cache的设计中,采用全定制的设计方法,利用0.25μm的CMOS库设计了cache存储器。利用逻辑努力和分支努力的概念优化设计了译码电路,一方面保证了译码器的速度,另一方面减小系统的功耗。并且根据正反馈原理设计了一种差分灵敏放大器,有效地减小了存储器的功耗。电路工作在100MHz的时钟频率下,读写周期的平均动态功耗为25mW。

摘要：介绍了基于流水线技术的cache原理.并利用它的基本原理和技术,提出了设计指令cache关键技术和方法.

摘要：高速缓冲存贮器是架设在CPU与内存之间的小容量SDKAM片,主要用来提高CPU提取数据的速度,cache作为PC系统中一个重要功能部件,已成为评价和选购PC系统的重要指标,本文对cache的原理、设计作一详细的讨论。

摘要：cache是连接CPU与内存的一种高速缓冲存储器,用于提高系统的读写性能。本文中的cache正是借用了这个名词,而非真正的cache,用内存模拟cache来实现高速的数据缓冲。

摘要：在分析并行高速缓存存储技术特点的基础上,设计了树形16节点的COMA型并行机结构。通过对读写数据操作时可能遇到的一致性问题进行研究,初步设计了符合该结构特性的读写操作协议,以保证其在读写过程中数据的一致性。

摘要：对高性能计算机体系结构研究,模拟器是一种快速有效的方法与手段。cache模拟器是为了开展计算机动态体系结构而研制的新型模拟器。主要对计算机体系结构cache模拟器进行设计与分析。在设计过程中,采取模块化的设计思路,充分体现出cache的结构特点,该模拟器可以通过交互界面来对系统配置进行调整。通过对该模拟器的实际应用分析,体现了该模拟器的实用性。