摘要：为了提高自适应巡航控制(ACC)系统的仿真精度,利用实车ACC系统的执行机构建立了硬件在环仿真(HILS)平台。HILS平台由仿真模型和硬件部分组成。仿真模型将运行在d SPACE仿真系统中,包括为了产生雷达模拟信号、ACC控制指令及计算车辆运行状态的雷达模拟器、ACC控制器和车辆模型。硬件部分主要包括电子节气门系统、主动制动系统及其附属的传感器及控制器等。通过串口通信接收来自ACC控制器的指令,HILS平台的硬件可以完成节气门开度和制动压力跟随控制。利用HILS平台进行了不同工况下的ACC仿真试验,仿真结果表明:HILS平台工作状况良好,并可以用于ACC控制器的开发。

摘要：基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族构造方法的VLSI实现.测试结果表明,使用ALTERAFLEX10K20开发的跳频加密芯片在1 5MHz～24MHz的时钟范围内,均能满足2000跳/秒的高速跳频要求,并且具有运算速度快、占用资源少、输入方式灵活等特点,开发出的芯片已应用于高速跳频通信系统中.

摘要：介绍了用CPLD+HDL的EDA技术作为开发手段,实现对多通道的脉冲信号计数的脉冲计数器的设计,并利用单片机将计数结果传给上位机,论述了基于VHDL语言和芯片的数字系统的设计思想和过程,通过对设计结果的系统仿真波形分析,验证了计数器设计的正确性。

摘要：以Xilinx现场可编程逻辑门阵列(FPGA)Virtex-7和高性能模数转换器(ADC)LTC2107为例,构建了数据采集硬件系统,该系统中FPGA作为控制器,主要完成对ADC控制、数据缓存等功能。通过对LTC2107读写时序分析,完成ADC与FPGA接口设置,FPGA模块设计采用了VerilogHDL语言编写采集程序,在VI VADO平台上利用hardware Manager显示ADC采集数据的时序波形图,并且抓取采集数据,将抓取的数据导入MATLAB进行处理分析及验证。通过时域以及频域的验证,达到了设计的目的。

摘要：Y2002-63122-13 0217106依据高级程序设计语言描述的硬件合成的全局可变局部化和变换=Global variable localization and transfor-mation for hardware synthesis from high-level program-ming language description[会.英]/Lee.J.-Y.&Park,J.-C.//The IEEE International Symposium on Circuitsand Systems Vol.5 of 5.—13～16(HE)

摘要：Y2002-63121-534 0221090合并分类网络的硬件设计方法=A hardware design ap-proach for merge-sorting network[会,英]/Huang,C.-Y.& Yu,G.-J.//The IEEE International Symposiumon Circuits and Systems Vol.4 of 5.—534～537(HE)Y2002-63121-550 0221091数据通路结构机内自测的再定时的测试模式发生器设计=A retiming-based test pattern generator design forbuilt-in self test of data path architectures[会,英]/El-Maleh,A.& Osais,Y.E.//The IEEE InternationalSymposium on Circuits and Systems Vol.4 of 5.—550～553(HE)

摘要：Y2002-63133-1235 0224617通过软件模拟对图形硬件性能预测=Performance pre-diction on graphics hardware using software simulation [会,英]/Wong,D.W.-h.& Aleksic,M.//2001IEEE Canadian Conference on Electrical and ComputerEngineering,Vol.2.—1235～1240(E)0224618如何实现暨南大学 IC 卡食堂售卖系统[刊]/黄健平//电脑开发与应用.—2002,15(7).—40,42(L)