摘要：以Altera公司的niosⅱ软核处理器为核心,完成了反应堆嵌入式报警单元的设计。设计中运用了可编程片上系统(SOPC)技术,以Cyclone系列现场可编程逻辑阵列(FPGA)为数字平台,将微处理器、定时器、串口、同步动态存储器(SDRAM)等I/O接口控制器软核集中在一片FPGA上。串口通过智能协议转换器CAN232MB接入控制器局域网现场总线(CAN-bus)。报警单元具备声光报警、语音报警以及通讯、虚拟光字牌显示等功能,满足使用需求。

摘要：ARINC429是一种可靠性高、抗干扰能力强的航空通信总线,在航空工业领域得到了非常广泛的应用。提出了一种基于FPGA以及总线接口芯片的系统应用方案,设计了一款多通道、用于ARINC429总线接口的测试系统,意在实现具备ARINC429总线设备的自动化测试并提高测试效率。着重阐述了系统的架构设计、FPGA的逻辑设计、总线接口芯片的硬件设计以及时序的分析与设计,最后对接口芯片的时序、ARINC429总线的信号质量、系统功能进行了验证与测试。经测试,系统进行多通道收发时数据可靠,在不同速率下通信稳定。

摘要：皮革制鞋业是我国实体制造业,将向着质量优、效率高和绿色环保的方向发展,制鞋机械也更加自动化与智能化。鞋底钻孔控制系统的设计与研究对于加快我国皮革制鞋业的持续稳定发展具有重要意义。对此,本文分析了如今皮革制鞋业的发展现状和皮革制鞋机械设备的发展趋势等。针对如何提高鞋底钻孔质量和效率这一问题,设计了一种基于FPGA的精确定位制鞋机钻孔控制系统。介绍了该控制系统的组成和工艺流程,给出了系统整体的软硬件设计。硬件设计方面主要采用42BYGH47型号步进电机、OV7670传感器摄像头以及采用FPGA EP2C8Q208C8作为系统的核心控制等。软件设计方面,介绍了鞋底钻孔控制系统软件环境的建立,实现对各模块的设计。经精确定位制鞋机鞋底钻孔控制系统的部分模块的调试与仿真,得到较理想的实验结果。

摘要：研究了基于SOPC(可编程片上系统)技术的脉冲核磁共振(Nuclear Magnetic Resonance,以下简称NMR)设备中脉冲源的设计,充分利用了niosⅱ软核处理器的强大处理能力以及FPGA设计的灵活性,构建了SOPC系统,阐述了系统总体设计方案,重点介绍了FPGA中可编程多脉冲产生逻辑组件的设计,给出了部分实现程序及任务逻辑仿真波形,最后在示波器上显示出清晰、稳定、质量好的多脉冲输出波形,有较高的应用价值。系统软硬件易于修改和升级,可满足不同应用场合对脉冲核磁共振中脉冲序列的各种要求。

摘要：针对终端系统便于人机交互操作和使用的需要,提出了一种基于SOPC(System On Programmable Chip)平台液晶触摸显示屏控制系统的设计方法。根据终端系统的特点和反应效果快速、灵敏的控制目标,该设计方法分为内外两部分:外部设计是构建FPGA中内嵌核的模型,使其作为与其他控制系统通信的接口;内部设计是对该模型进行编程实现液晶屏的功能。该控制系统采用内嵌nios软核的FPGA集成芯片,通过QuartusⅡ软件中的SOPC Builder和功能平台nios IDE实现对TFT液晶触摸屏控制系统的硬件电路和软件程序的设计。实验结果显示,该控制系统能得到良好的显示和触摸效果,TFT的反应速度控制在了1 s以内,提出的设计方法可以达到工程的设计要求,验证了该控制方法的可行性。

摘要：为了满足当前高速网络传输处理中安全性与实时性的要求,以AES-128/192/256算法为基础,设计了一种采用流水可重构技术的AES加/解密IP核,并通过SOPC技术将该IP核、nios II处理器、网络控制器等功能模块与外围设备进行集成,实现了一个可根据具体应用资源多少与安全系数要求而灵活配置的片上网络适配器.本设计采用硬件描述语言VHDL设计,利用QuartusⅡ8.0进行了综合与布线,最后在DE2实验平台上进行下载测试验证.整个设计硬件结构简单、安全性高、运行速度快、灵活性强,可被广泛应用于网络信息安全领域.

摘要：本频率计以FPGA和niosⅱ为控制核心,通过VCA810程控放大模块将输入信号放大处理,通过FPGA选择放大倍数,以满足不同幅值信号的放大。再通过AD9288采样模块采集信号送入单片机,使用上升沿触发计数,得出输入信号的频率、周期、时间间隔和占空比。使用TFT显示屏实现人机交互,可选择测量方式,同时显示结果。

摘要：Twofish算法是AES加密标准的最终5个候选算法之一.以SOPC技术为基础,依据算法在不同密钥长度下的相似性,设计了一个可分时复用的Twofish加/解密处理单元.该设计以优化硬件结构为目标,在不降低原Twofish算法安全性的前提下,改进了S-boxes设计,与传统的Twofish系统相比有加密速率更快和资源消耗更少等优点.本设计采用VHDL硬件描述语言设计,采用QuartusⅡ8.0进行了综合与布线,并将该处理单元封装成为独立的IP核,挂接在Altera公司提供的niosⅱ系统内,并最终以Altera公司的EP2C20F484C6芯片为下载目标进行验证,达到了设计要求.

摘要：提出了一种适合红外热像仪的基于FPGA片上系统(SOPC)的图像处理器设计方案,即FPGA片上逻辑处理+niosⅱ软核CPU+DSP内核的处理架构。综合了三种主流核心处理器的优势,具备很强的处理能力;并且集成在一个芯片内部,有利于高速实时地图像处理功能实现。本设计在实际工程应用中得到了良好的使用效果。