摘要：介绍了第二代片上软核处理器niosⅱ和嵌入式网络通信协议栈uIP,给出了片上系统的配置、校验、计算和自定义指令的系统设计方法,同时给出了网络接口芯片底层驱动程序以及uIP协议栈程序在niosⅱ上进行移植的软件设计流程。

摘要：利用SOPC Builder可以在很短的时间内把nios II CPU、Avalon总线、外围设备和存储器接口、片内调试模块等集成在一起生成系统需要的nios II处理器,然后用Quartus II设计软件把nios II处理器和GPS接口、GSM接口及其它外部设备接口结合在一起编译下载到FPGA芯片中即完成系统的硬件设计;软件设计通常采用C/C++语言编写并用nios II IDE编译下载到FPGA中。

摘要：本文设计了1553B总线上的网络存储器。整个系统基于nios II内核设计,利用SoPC技术将接口部分的逻辑控制全部集成于FPGA片内,系统的存储量。

摘要：基于资源IP核的复用设计方式,提出了一种基于OPENCORE及nios II固核处理器的片上系统设计方法,并重点对Avalon和Wishbone总线IP核互连总线体系结构、基于OPENCORE的IP核实现与应用技术等关键技术进行了深入剖析。

摘要：研究了基于niosⅱ嵌入式软核处理器的全数字通用信号源的SOPC设计与实现方法,阐述了该信号源的总体设计方案,重点介绍了FPGA中自定义组件的设计,信号发生模块的设计,给出了信号发生模块的顶层设计原理图及时序仿真结果。该信号源可以灵活地实现任意波形输出,并且输出频率稳定、准确,波形质量好和输出频率范围宽,具有很高的应用价值。采用SOPC方案进行系统设计,充分利用FPGA的可编程性,整个开发过程变得灵活方便。

摘要：使用Altera公司SOPCBuilder工具自定制元件的方法，设计了一种基于niosⅱ软核处理器的七段数码管动态显示设计方案。该设计可以用来驱动1～8个共阴极（或共阳极）七段数码管的显示，可以根据需要选择小数点显示的位置，每个数码管可以显示0～F之间的十六进制字符。通过实验验证了其功能的正确性。

摘要：本文对nios Ⅱ软核系统设计应用进行了分析,对采用nios Ⅱ软核来实现雷达接口板设计进行了探讨,并结合某雷达产品外部航电接口和内部模块通信接口的控制需求,开展了接口板设计验证工作,同时还阐述了该接口板的工作原理、设计方案和实际效果等,实际结果表明利用FPGA内嵌nios Ⅱ软核方式设计的雷达接口板可以满足雷达系统对相关接口控制的要求。

摘要：介绍了基于niosⅱ嵌入式系统多串口通讯模块的设计方案,阐述了多串口通讯模块的设计思路及实现的体系结构,从硬件和软件两方面论述了具体设计与实现过程。

摘要：SignalTapⅡ过系统级调试工具，它允许设计者能过下载电缆在PLD运行期间监视内部信号，观察这些信号的波形。niosⅱ嵌入式处理器是ALTERA一款通用的RISC结构的CPU，设计灵活，功能强大。在niosⅱ设计中应用SignalTapⅡ，能够为设计提供SOPC设计的实时可视性，可大大减少调试，验证过程花费的时间。

摘要：随着EDA技术及微电子技术的飞速发展,现场可编程门阵列（Field Programmable Gate Array,简称FPGA）的性能有了大幅度的提高,FPGA的设计水平也达到了一个新的高度。传统的嵌入式系统设计方法已不能适应当前设计的需要。基于FPGA的嵌入式系统设计为现代电子产品设计带来了更大的灵活性，以Altera公司开发的niosⅱ软核处理器为核心的SOPC（System on Programmable Chip）系统便是把嵌入式系统应用在FPGA上的典型例子。