摘要：在型号调试过程中,遇到所编写的程序执行顺序与CPU实际执行顺序不完全一致的问题。文章对此进行了研究,经过查阅手册和相关试验,不完全一致问题与编译器和处理器设计有关。编译器在进行编译时,可能会对代码的顺序进行调整,采用volatile可抑制代码的顺序调整和缓存不一致问题;CPU处理器的指令采用流水线方式执行,CPU在执行指令时可能会将两条无关的指令并行处理,即乱序执行,为保证指令严格按顺序执行,PowerPC架构处理器提供了同步指令,用于强制CPU按照汇编代码顺序执行。

摘要：Y2002-63079-451 0214174非易失存储器技术用的全限定模拟设计流=A fullyqualified analog design flow for non volatile memoriestechnologies[会,英]/Daglio.P.& Araldi,M.//Pro-ceedings of the 2001 IEEE 2nd International