摘要：提出了一种适合射频电子标签应用的振荡器设计方法.针对低电压低功耗的要求,选择了比较简单的振荡器结构,通过调节电流的方法来调节振荡器的输出频率.输出电流与电源无关的偏置电路设计保证了振荡器输出频率的稳定,低功耗的二进制权电流电路提供了很小的寄生参数、较高的电流精度和很小的芯片面积.芯片在Chartered0.35μmCMOS工艺流片,电源电压为1.2～2V,环形振荡器消耗的平均电流约为6.5μA.

摘要：对一种超低功耗能隙源的电源噪声抑制进行了分析 .给出了简单而又有效的频域分析模型 ,并将其电源噪声抑制实测结果与频域分析模型理论结果及其 SPICE仿真结果进行比较 .在 Charted 0 .35μm CMOS工艺流片实现了这一结构的能隙源 ,实测最低工作电压为 1.3V,工作电流为 7.8μA,基准电压为 5 0 0 m V,温度系数为 4 0 ppm /℃ ,芯片面积为 0 .0 6 mm2 .最后提出了本结构能隙源提高电源噪声抑制的方法 .

摘要：随着芯片规模不断扩大和芯片工艺不断深入,验证作为前端设计主要任务和瓶颈将变得越来越复杂和庞大,所占比重也越来越大。而与此同时,由于验证工作涉及到项目架构、设计,需要对不同产品协议进行了解;作为统筹前端仿真环境的建立和维护,需要验证工程师了解产品协议之外包括平台,各种不同脚本,不同供应商提供的工具,基于不同平台所有这些工具及脚本的配置和维护及验证工作本身所必须的各种形形色色的方法学、语言,及其不同特点并将其建立为一个整体且兼容的前端验证解决方案,使其兼顾既能够对产品项目提供完备可靠的验证,又能高效运作,并可对项目管理起到促进作用。因此,需要一种简单易用的协同开发平台,能够将如此复杂和交互性的工作进行共享管理,实现跨地域、跨组平滑协同的目的。

摘要：为了在密码芯片中安全快速地实现二元扩域Eta双线性对,提出了基于平方方法的抗功耗攻击实现算法。分别研究了基于平方方法的密钥盲化和明文盲化方案,给出了具体的基于平方方法的抗功耗攻击算法的实现细节。在典型有限域下,基于平方方法的抗功耗攻击算法的实现效率比基于平方根方法提升10%以上,并且不需要存储任何预计算变量。另外,讨论了将目前用于三元扩域的Loop Unrolling方法的思想应用到所提算法后,进一步将运算效率提升了约3%。效率的提升和存储量的优化使得算法更适用于安全密码芯片。

摘要：二元扩域超奇异Koblitz曲线是目前双线性对计算中被广泛采用的曲线。研究二元扩域超奇异Koblitz曲线上标量乘的快速实现算法。由于Koblitz曲线存在特殊的自同态映射τ,使得标量乘算法可以由"double-and-add"算法变成"τ-and-add"算法,因此可以大大提高标量乘的运算效率。基于这个思想,提出了二元扩域超奇异Koblitz曲线上基于τ的非相邻表示型TNAF(τ-adic Non-Adjacent Form)窗口标量乘的实现算法;同时,为了抵御简单功耗分析SPA(Simple Power Analysis)攻击,将TNAF算法进一步改进为规则序列TNAF算法。以窗口取4为例,在同等安全强度下,规则序列TNAF4算法的运算效率比传统的二进制规则序列NAF4标量乘算法提高50%,比传统的Montgomery标量乘算法提高23%。

摘要：IC设计从代码设计到最终的投片(tapout),中间会经过多步实现流程,一般来说,包括前端的代码风格检查、cdc(clock domain crossing)检查、综合、功能一致性检查、静态时序分析以及整个后端的PR。本文提供一种流程自动化的平台设计,以提高设计实现的效率以及准确性,该平台主要针对于前端的实现流程,不包括后端的PR流程。

摘要：椭圆曲线标量乘法运算是椭圆曲线密码(ECC)体制中最主要的计算过程,标量乘法的效率和安全性一直是研究的热点。针对椭圆曲线标量乘运算计算量大且易受功耗分析攻击的问题,提出了一种抗功耗分析攻击的快速滑动窗口算法,在雅可比和仿射混合坐标系下采用有符号滑动窗口算法实现椭圆曲线标量乘计算,并采用随机化密钥方法抵抗功耗分析攻击。与二进制展开法、密钥分解法相比的结果表明,新设计的有符号滑动窗口标量乘算法计算效率、抗攻击性能有明显提高。

摘要：随着IC设计的规模更大,要求速度更快,以及便携式设备的广泛需求,芯片功耗的问题越来越凸显出来。对于纳米尺寸的芯片来说,功耗管理是一个主要的挑战。因此,在芯片的设计阶段功耗分析是贯穿于整个设计流程的重要步骤。在整个设计流程中需要对功耗进行分析并依据分析结果进行低功耗设计,这些技术可以保证芯片的每一部分都能高效、可靠、正确地工作。选择合适的低功耗手段,必须以细致的功耗预估为前提。这样才能保证找到芯片工作时的功耗极值点,这些数值的分析对降低芯片功耗、优化电路设计提供有力支持。

摘要：随着SystemVerilog成为IEEE的P1800规范,越来越多的项目开始采用基于SystemVerilog的验证方法学来获得更多的重用扩展性、更全面的功能覆盖率,以及更合理的层次化验证结构。本文主要提出了一种基于SystemVerilog的VMM验证方法学的验证环境。在这个验证环境中,验证了一个8位的MCU,这个MCU主要应用在数据卡项目中,主要特点是时钟周期与指令周期相等,并且相对于标准MUC指令需要时钟周期较少。通常验证MCU都会应用以前的16进制代码读入ROM中,通过仿真观察波形以及输出来确认功能正确,每次只能根据实际应用程序测试对应的一部分MCU功能,缺少一个量化的指标,而且每次改动MCU,需要重新检查结果,效率比较低,而且验证质量无法保证。这里实现了用SystemVerilog来搭建一个基于VMM验证方法学的可移植、重用、扩展、完全自动检查、具有层次化结构的MCU验证平台。这里运用了VMM方法学,设计了一个层次化的验证结构,可以较简单地移植并验证其他类型的MCU,抽象了MCU指令,并且通过约束产生随机指令激励,可以实现遍历所有指令以及地址,另外功能覆盖率模型帮助能够收集并监测覆盖率。

摘要：本文介绍了各种读写器芯片及基于读写器芯片设计的双界面金融POS机,并进一步介绍了EMV迁移大背景下金融POS机的认证测试。